电子技术数字部分ch5.ppt

May 18, 1999 NCITS 二 、双 4 位锁存器 (74116) Latch (一) 引脚排列图和逻辑功能示意图 74116 Q0 Q1 Q2 Q3 CR LEA D0 D1 D2 D3 LEB 异步清零 送数 控制 数码并行输入 数码并行输出 (二) 逻辑功能 清零 送数 保持 三、 4 ? 4 寄存器阵列 (74170、74LS170) (一) 引脚排列图和逻辑功能示意图 74170 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 并行数码输入 数 码 输 出 AW0、AW1 — 写入地址码 AR0、AR1 — 读出地址码 ENW — 写入时钟脉冲 ENR — 读出时钟脉冲 (二) 逻辑功能 16个D锁存器 构成存储矩阵 能存放4个字: W0、W1、W2、W3 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 FF33 FF32 FF31 FF30 FF23 FF22 FF21 FF20 FF13 FF12 FF11 FF10 FF03 FF02 FF01 FF00 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 1 0 0 0 1 0 0 0 1 × × 写 入 禁 止 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 1 ×× 1 1 1 1 特点: 能同时进行读写; 集电极开路输出 每个字有4位： 5.3.3 移位寄存器 一、单向移位寄存器 右移寄存器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 时钟方程 驱动方程 状态方程 Di 0 0 0 01 0 0 0 0000011 1 1 0 0 000001 0 1 1 0 00001 1 0 1 1 0000 0 1 0 1 000 0 0 1 0 00 0 0 0 1 0 0 0 0 0 左移寄存器 Di 左移 输入 左移 输出 驱动方程 状态方程 主要特点： 1. 输入数码在 CP 控制下，依次右移或左移； 2. 寄存 n 位二进制数码。N 个CP完成串行输入，并可从Q0?Q3 端获得并行输出，再经 n 个CP又获得串行输出。 3. 若串行数据输入端为 0，则 n 个CP后寄存器被清零。 Q3 CP Q0 Q1 Q2 C1 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 二、双向移位寄存器(自学) 三、集成移位寄存器 (一) 8 位单向移位寄存器 74164 DSA DSB Q0 Q1 Q2 Q3 地 1 2 3 4 5 6 7 14 13 12 11 10 9 8 74164 VCC Q7 Q6 Q5 Q4 CR CP 74164 Q7Q6Q5Q4Q3Q2Q1Q0 CP CR DSA DSB 异步 清零 0 0 0 0 0 0 0 0 保持 不变 0 1 （二）4 位双向移位寄存器 74LS194(略) ? 1 送数 5.3.4 移位寄存器型计数器 结 构 示 意 图 Q0 Q1 Qn–1 C1 1D FF0 CP C1 1D FF1 C1 1D FFn–1 反馈逻辑电路 Dn–1 D0 D1 … 特点： 电路结构简单，计数顺序一般为非自然态序， 用途极为广泛。 一、环形计数器 (一) 电路组成 Q0 Q1 Q2 Q3 C1 1D FF0 CP