数电6时序逻辑电路.pptVIP

6.1概述 一、时序逻辑电路的特点 在时序逻辑电路中，任意时刻的输出不仅取决于该时刻的输入，而且还取决于电路原来的状态。 时序逻辑电路由门电路组成，有存储元件，存储电路的输出反馈到输入端。 例：串行加法器a1与b1相加前，看存储记忆电路中c0是否为0，为0则a1与b1相加，和为s1并且有进位c1输出，而c1则经过ci电路(存储记忆电路)保存记忆下来，当进行下两数a2与b2相加时，则要从存储记忆电路取出c1和a2、b2共同相加。 三、时序逻辑电路的分类 概述 四、时序逻辑电路逻辑功能的描述方法 逻辑方程式，如输出方程Y(tn)=F[X(tn)，Q(tn)]、状态方程Q(tn+1) =H[Z(tn)，Q(tn)]、驱动(激励)方程Z(tn)=G[X(tn)，Q(tn)]等。 状态转换表 状态转换图(状态图) 时序图(波形图) 6.2时序逻辑电路的分析方法 分析一个时序电路，就是要找出给定时序电路的逻辑功能。 首先讨论同步时序电路的分析方法。由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，所以分析方法比较简单。 时序逻辑电路的分析方法 6.2.1同步时序逻辑电路的分析方法 同步时序电路的分析步骤 根据给定的逻辑图，写出各触发器的驱动方程（控制函数）。 将驱动方程代入相应触发器的特性方程，求得各触发器的状态方程，即为时序电路的状态方程。 根据逻辑图写出时序电路的输出方程（输出函数）。 时序逻辑电路的分析方法 6.2.2时序逻辑电路的状态转换表、状态转换图 和时序图 用于描述时序电路状态转换全部过程的方法有： 状态转换表（也称为状态转换真值表） 状态转换图 时序图 异步时序逻辑电路的分析方法 6.2.3异步时序逻辑电路的分析方法 异步时序电路的分析步骤 根据给定的逻辑图，写出 各触发器的时钟信号CP的逻辑函数式； 各触发器的驱动方程（控制函数）。 将驱动方程代入相应触发器的特性方程，求得各触发器的状态方程，即为时序电路的状态方程。 根据逻辑图写出时序电路的输出方程（输出函数）。 时序逻辑电路的分析方法 时序逻辑电路的分析步骤 根据给定时序逻辑电路图，写出下列各逻辑方程式： 各触发器的时钟信号CP的逻辑函数式； 时序电路的输出方程（输出函数）； 各触发器的驱动方程（控制函数）。 将驱动方程代入相应触发器的特性方程，求得各触发器的状态方程(即为时序电路的状态方程)。 根据状态方程和输出方程，列出时序电路的状态转换表(状态转换真值表)。 画出电路的状态转换图和时序图。 用文描述时序逻辑电路的逻辑功能。 6.3若干常用的时序逻辑电路 6.3.1寄存器和移位寄存器 一、寄存器 寄存器用于寄存一组二值代码，它被广泛应用于各类数字系统和数字计算机中。 寄存器由触发器和控制电路组成。因为一个触发器能存储1位二值代码，所以用N个触发器组成的寄存器能存储一组N位的二值代码。 对寄存器的触发器只要求它们具有置1、置0的功能即可，因而无论是用同步SR触发器，还是用主从触发器或边沿触发器，都可以组成寄存器。 6.3.1寄存器和移位寄存器 一、寄存器 74LS75是用同步SR触发器组成的4位寄存器。 CP=1期间Q端的状态跟随D端状态而变。 74LS175是用维持阻塞D触发器组成的4位寄存器。 Q端的状态仅仅取决于CP上升沿到达时刻D端的状态，即，每当CP上升沿到来，D0－D3分别寄存给Q0－Q3。 上述寄存器都为并行输入并行输出方式。 集成寄存器74LS175 6.3.1寄存器和移位寄存器 二、移位寄存器 移位寄存器除了具有存储代码的功能以外，还具有移位功能。 所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。 因而，移位寄存器不但可以用来完成代码的存储和移位，还可用于数据的串行-并行转换、数值的运算及数据处理等。 上图为用D触发器组成的移位寄存器。 1.工作原理 CP=0期间，Q0Q1Q2Q3保持原态。 CP上升沿到来，作用于所有D触发器，经过一段延时，F0按输入DI、F1按Q0、 F2按Q1、 F3按Q2 原来状态翻转。实际就是DI存入F0中， F0的原态Q0存入F1中，以此类推。 2.驱动方程：D0=DI，D1=Q0n，D2=Q1n，D3=Q2n 3.状态方程：Q0n＋1= D0=DI，Q1n＋1=Q0n， Q2n＋1=Q1n， Q3n＋1=Q2n。 双向移位寄存器实现原理 集成移位寄存器 74LS194的功能表 若干常用的时序逻辑电路 6.3.2计数器 计数器是数字系统中使用得最多的时序电路。它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 计数器分类 按计数器中的触发器翻转顺序分为