高速数字系统设计中的串扰分析.pdfVIP

维普资讯 认 证 与 电磁 兼 容 卷 ●●●●··… …… Certification EMC CrosstalkAnalysison High-speedDigitalSystem Design 闰 美 云 YanMei-yun (西 安 电子 科 技 大学 机 电工 (SchoolofElectromechanicalEngineering， 程学 院，西 安 710071) XidianUniversity，Xi’an710071，China) 摘 要 ：本文 阐述 了串扰 的机理，并对 串扰对系统级性能 的影 响做 了一定 的研 究，同时 ． 采用 l_fYDer1ynx信号完整性工具进行 了有效 的仿真试验 ，验证 了理论分析 的正确性和相 关性 。并在此 基础 上给 出了高速数字系统设计 中的避免 串扰 的基本 规则 关键词 ：高速数字设计 ；串扰 ；传输模式 中图法分类号 ：TN710 文献标识码 ：A 文章编号 ：1003-0107(2007)05-0072—04 A bstract=The m echanisms ofcrosstalk are introduced in this paper，and som e research is done on the effects thatcrosstalk has on system -Ievelperform ance，atthe meantime，the validation and necessity ofthe analysisby one ofthe EDA toolsHyperlynx is given．Atthe basic ofthese。severalfundamentalguidelines foravoiding Cresstalk in high-speed digital deslgning are present． Key w ords=High-speed digitaldesign：Crosstalk；Transmission m odes CIlC numbenTN710 I~x=ument(x~ls：A An~lolo lD：1003—0107(2007)05—0072—04 1．引言 在 静态 线上 引起 正 比于驱动 线上 电 3．近端 串扰和远端 串扰 当今 时代 ，随着 高速数 字系统 流 变化率 的 电压 噪声 ，此 噪声大 小 近 端 串扰是 从静态线上 离驱动 设计 中时 钟频 率 日益提高 ，信号 完 可 以用 下式 表 达 ： 端最 近 的 一端看 进 去 的 串扰 (有 时 整性 问题 变得 更 为严 重 。其 中，两