基于与非门的加法器.docx

基于与非门的加法器设计 杨吕鹏 张光银 邓文俊 指导教师：周鹰 摘 要：本项目设计了一个基于与非门电路的简易加法器。该加法器使用74HC00N芯片，实现输入范围为－3～＋3的加法功能，并通过共阴数码管显示最终运算结果。 该系统分为“输入模块”、“运算模块”、“译码显示模块”三部分。通过“输入模块”向“运算模块”输入两个加数分别对应的补码，之后将运算结果传输到“译码显示模块”，转换成结果对应的七位二进制码，控制的七段数码管显示结果。 关键词：与非门，加法器，译码器，数码管，74HC00N 1 需求及电路说明 1.1电路功能与要求： 实现－3～＋3范围内任意两个整数的加法运算。只能使用与非门，并用数码管显示结果。 1.2输入定义： 本系统使用5.24V（移动电源电压，5-6V均可）驱动，并采用两个四位拨码开关实现输入两个加数对应的二进制补码的目的。每个拨码开关作为一个加数，并且定义每个拨码开关是从左到右是低位到高位，开关闭合代表该二进制位是1，断开是0。逻辑电路图中定义的输入变量按高位到低位排列是A3,A2,A1,A0;B3,B2,B1,B0。 1.3输出定义： 本系统的最终输出是两个七段共阴数码管上的数字，其中一个显示管显示数字，另一个显示正负号。 2 系统方案 2.1设计原理 加法器的总体参考方案框图如图2-1所示。它包括“输入模块”、“运算模块”、“译码显示模块”三部分组成。 译码显示模块 运算模块 输入模块 图2-1 加法器系统原理框图 2.2设计方案与论证 2.2.1 输入模块 输入模块这部分我们采用拨码开关来实现四位二进制补码的输入。电源使用输出电压为5.24V的移动电源。 经实测，5.24V满足74HC00N最低高态输入电压的条件，拨码开关在接入上拉电阻后也能满足向74HC00N输入高低电平的需求。 2.2.2 运算模块 对于运算部分的设计，我们有以下三种方案： 方案一：设计一种电路，当用户输入两组4位二进制码之后，能直接输出其对应的计算结果（如图2-4）。 图2-4 直接输出对应结果的加法器 方案二：将4位二进制加法分解成4个全加器的级联（如图2-5）。 图2-5 四个1位二进制全加器级联组成的加法器 方案三：将电路分成两部分，先将进位全部算出，再将加数与进位一起运算，得到最终的计算结果（如图2-6）。 图2-6 先行进位的加法器 方案讨论：方案一虽然理论上运行速度是三种方案中运行速度最快的，但是它涉及的卡诺图较为复杂，化简时容易出错；方案二将加法器分解出易于设计的全加器，能在短时间内设计出正确的电路，但是因为级联电路必须等待上一位进位计算完才能计算下一位，所以运算速度较慢；方案三结合了方案一、方案二的优点。但是考虑到本项目只需实现四位二进制加法运算，所以三种方案在运算速度上并没有明显差异，所以我们选择了易于实现且不容易出错的方案二。 2.2.3 译码显示模块电路 对于数码管显示方式，我们有以下两种显示方案： 方案一：如图2-7所示。 图2-7 数码管显示方案一 方案二：如图2-8所示。 图2-7 数码管显示方案一 方案讨论：对比方案一和方案二，我们不难发现他们的区别在与6的显示方式。虽然两种显示方式都不影响6的读数，但是选用方案二的话，a段与d段数码管便能同时点亮或熄灭，这就意味着在译码器电路设计的时候，a段与d段可以共用一套电路，从而使减少与非门的使用。所以，最后我们选择了方案二的显示方案。 3.硬件设计与优化 3.1 开关模块电路设计与优化 考虑到74HC00N引脚不能悬空，所以如图2-2，我们在开关与与非门之间接了上拉电阻，使得当开关断开时，与非门引脚接地，实现低电平输入，同时避免芯片的损坏。 图2-2 开关电路单元电路 因为输入范围为－3～＋3，它们对应的三位二进制补码为1101,1110,1111,0000,0001,0010,0011，不难发现第3位与第4位同时为1或同时为0，所以每组拨码开关只需使用三个开关即可，第三个开关向运算模块输入11或00，其中多余的一个开关令其接地。这样做不但不会影响到运算的结果，还能使运算部分所需的与非门减少。具体电路如图2-3所示。 图2-3 开关模块具体电路 3.2运算模块电路设计与优化 令两个加数输入分别为为A,B，进位输入为Cin，进位输出为Cout，则通过逻辑分析，不难得到下面两个逻辑表达式： 根据上面的逻辑表达式，我们可以设计一位全加器（如图3-1） 图3-1 一位全加器电路图 但是，我们要设计的加法器是基于与非门的加法器，所以我们还需将异或门转化为与非门电路。通过下面的等式 Y = AB’+ A’B = ((AB’)’(A’B)’)’ =（（（AB）’A）’（（AB）’B）’）’