EDA基础与应用于润伟EDA技术项目教程5章节.pptVIP

PPT研究院 POWERPOINT ACADEMY * * * * * * 5.3.2 动态显示 动态显示是将所有显示数据的BCD码按照一定的顺序和变化频率送到公用数据总线上，再通过一个共用的显示译码器译码后，接到数码管的驱动端，同时利用一个与数据总线变化频率相同的选通信号来确定单个数码管的显示，即选通信号决定是那一个数码管显示，该时刻公用数据总线上的数据决定这个数码管显示的内容。 1．设计题目 利用4个共阴接法的7段数码管动态显示4个BCD码数据，动态显示与扫描键盘的工作方式相似。 2．实体的确定 设CLK为系统时钟脉冲（1KHz以上，频率太低，显示的数码会闪动）、A、B、C、D为显示数据、COM为数码管的选通信号、SEG为数码管的显示驱动信号 3．结构体的确定 结构体中需要1个周期性变化的信号（从00~11），可以用计数器实现，设为CNT；选通信号设为COM，用CASE语句描述选通过程；再有1个数码管共阴接法的静态显示器即可。 波形仿真 5.4 存储器 存储器是数学系统的重要组成部分之一，用来存储程序和数据，表征系统的“记忆”功能。存储器属于通用大规模器件，一般不需要自行设计，但是数字系统有时需要设计一些小型的存储器件，用于临时存放数据，构成查表运算的数据表等。 5.4.1 ROM ROM（只读存储器）是一种只能读出所存数据的存储器，其特性是一旦储存资料就无法再将之改变或删除。ROM所存数据稳定，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据。 1．设计题目 设计一个容量为256×4的ROM 。 2．实体的确定 容量为256×4的ROM应该有8条输入地址线（28=256），设为ADDR，即ADDR（0）~ADDR（7）；ROM的数据宽度为4，应该有4条数据输出线，设为DOUT，即DOUT（0）~DOUT（3）。 波形仿真 5.4.2 SRAM SRAM（静态随机存储器）是一种具有静止存取功能的存储器，不需要刷新电路即能保存内部存储的数据，有读、写两种操作。SRAM的容量用深度×宽度表示，深度是指存储数据的数量；宽度是指存储数据的位数。例如一个宽度为8、深度为8的SRAM，就可以存储8个八位的数据，表示为8×8的SRAM；同样宽度为8、深度为12的SRAM就可以存储12个八位的数据，表示为12×8的SRAM。 1．设计题目 设计一个8×8的SRAM， 2．实体的确定 8×8的SRAM表示存储8个八位二进制数据，数据输入和输出端都需要八位的STD_LOGIC_VECTOR类型，设数据输入端为DATAIN、数据输出端为DATAOUT；存储的数据有8个，读写地址线三位即可（23=8），设读地址为RADDR、写地址为WADDR，均为STD_LOGIC_VECTOR类型；还需要读写控制线，设读控制线为RE、写控制线为WE，均为STD_LOGIC类型。 3．结构体的确定 分为写、读2个进程，先写后读；自定义8×8数组用于存储数据，该数组的行号使用写、读地址产生，由于写、读地址为STD_LOGIC_VECTOR类型，而数组的行号是整数，需要使用数据类型转换函数CONV_INTEGER。 波形仿真 5.4.3 FIFO FIFO是一种先进先出的队列式数据缓存器，与SRAM存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，按顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像SRAM存储器那样可以由地址线决定读取或写入某个指定的地址。FIFO一般用于不同时钟域之间的数据传输。例如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也可以用FIFO，例如单片机是八位数据输出，而DSP可能是十六位数据输入，在单片机与DSP传输数据时就可以使用FIFO来达到数据匹配的目的。 1．设计题目 设计一个4×4先进先出的队列式数据缓存器（FIFO） FIFO的一些重要参数 （1）满标志：FIFO已满或将要满（只能写入当前数据）时，由状态电路发出的一个信号，以阻止写操作继续向FIFO中写入数据而造成数据溢出。 （2）空标志：FIFO已空或将要空时，由状态电路发出的一个信号，以阻止读操作继续从FIFO中读出数据而造成无效数据的读出。 （3）读指针：指向下一个读出地址。读完后自动加1。 （4）写指针：指向下一个要写入的地址的，写完自动加1。 2．设计提示 有以下两种情况不能写入： （1）写地址到达最后一位，同时，读地址在初始位置。即写满全部空间，而且没