关於3bit切换电容式振荡器之测试元件.docVIP

关於3bit切换电容式振荡器之测试元件.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
关於3bit切换电容式振荡器之测试元件

關於3-bit切換電容式振盪器之測試元件 Test Key for 3-bit Switching Tuning VCO IC 編號:S35-91A-08t 指導教授:高曜煌 交通大學電信研究所教授 E-mail:yhkao@.tw 設計者:吳丕安 碩士班研究生 E-mail:pawu.cm89g@.tw 電話:03-5712121-54583 傳真:03-5710116 中文摘要(及關鍵字) 量測.35 Varactor與平行板電容值 關鍵字: Varactor, 電容 Abstract Keyword: varactor, capacitance 二、計劃緣由與目的 曾於S35-90E梯次下線有關3-bit switching tuning VCO, 因為.35 製程並無RF spice model, 所以必須自行製作test key.量測時可利用NDL設備. 三、研究方法 Varactor: nmos: 0.35x5x40(um)--no.1 ,0.35x5x80(um) --no.2 電容: 0.2p—66.8umx66.8um no.3, 0.4p— 99.4umx99.4um no.4, 0.8p— 143.3umx143.3um no.5 3-bit switch: 0.2p+nmos no6, 0.4p+nmos—no.7 , 8p+nmos—no.8 Open pad: p1 , p2 TSMC .35um MOS 分析: MOS switch 等效示意圖,如圖一: MOS size決定因素有二:一是串上固定平面電容後Q值,二是串上固定平面電容後的等效電容值. 依據我們的分析,在1.6GHz~2GHz與平面電容值在0.1pF~1pF之間時, MOS size的選擇,Length越短越好, Width 的長短必須在Q值和off時等效電容值之間做取捨. 若以0.1pF的平面電容串上適當size的NMOS為例,模擬結果 可得switch on: 等效電容值99.99f F , Q=32.69 ; switch off : 等效電容值24.14f F 上述分析是以TSMC .35 model與假設理想的平面電容來做模擬,因此後續工作有二: 一. 製作上述元件test key, 利用Probe station和Network analyzer量測,計算實際等效電容值與Q值 四、測試 利用NDL提供的20GHz的高頻on-wafer S參數量測系統,再用ADS做模型參數萃取。 目前已量測與萃取有關open pad和平行板電容部份。平行板電容等效模型如圖二。 量測與萃取結果: 圖三、四、五與表一 五.討論 由NO3~5的量測可發現電容值與預期的大20%~25%。.參考文獻 [1] 蕭兆志, “0.35微米金氧半場效電晶體高頻大訊號模型之建立” , 中央大學電機工程系 固態與微波實 驗室.tw/~yjchan/ 圖一 MOS switch 等效示意圖 圖二 平行板電容模型 圖三 NO3 圖四 NO4 圖五 NO5 表一 佈局平面圖 *** Chip Features CAD Tools *** CKT name : 關於3-bit 切換電容式振盪器之測試元件(設計名稱) HSPICE Technology : 0.35um Silicide 1P4M (使用製程) OPUS Package : 無 (包裝種類) Chip Size : 2.4 * 2 mm2 (晶片面積;mm2) Transistor/Gate Count : 5 (電晶體/邏輯閘數) Power Dissipation : mW (功率消耗;mW) Max. Frequency : 6GHz (最高工作頻率,MHz) Testing Results : □function work □partial work □ fail 佈 局 平 面 圖 佈 局 平 面 圖 1 3

文档评论(0)

jiupshaieuk12 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6212135231000003

1亿VIP精品文档

相关文档