可预置时间的显示播音系统的设计.doc

1 设计任务描述 1.1 设计题目：可预置时间的显示播音系统的设计 1.2 设计主要内容及要求 1.2.1 设计目的 （1）  2 设计思路 可预置定时显示播音系统是由脉冲发生器、分频地电路、计数电路、锁存电路、比较电路、译码电路、显示电路，等七大部分构成的。所谓的脉冲信号，此系统可以进入自动计时状态，当时间到与我们预置的相同后电台就开始自动播音，用一个了290六进置计数器和一个290十进制的计数器组成的一个六十分频电路的功能使显示器时期能够能够每隔60秒显示器显示一次，当时钟个位和分钟十位的输入信号与我们在所存器预定的信号相同，输出00，播音系统开始响。因为播音系统是由脉冲产生的，需要1HZ的方波，我选用了555多谐振荡器，使其产生10000HZ的方波，我们需要的是1HZ的方波，就必须用分频器来实现，我选用了4个同步10进制的74160分频，就能产生1HZ的方波，然后再通过六十进制和二十四进制计数器实现秒分时电路加法计数。 此系统中比较器我选用的是7485，他的作用就是用来实现我们预制的时间，当计数器的时间与比较器设定的时间相同时，比较器输出高电平信号，输入扬声器的触发器端，使扬声器其能够及时播音，还有就是在显示器上面把消引端接上高电平使显示器随时都亮着。  3 设计方框图  4 各部分电路设计及参数计算 4.1振荡器 图4.1 555多谐振荡器的逻辑电路 555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端放电，使电路产生振荡。电容C在和之间充电和放电，从而在输出端得到一系列的矩形波。555电路要求R1与R2均应不小于1KΩ，但两者之和应不大于3.3MΩ。 此部分电路是由555多谐振荡器和分频电路两部分构成，其中分频电路是有4个十进制的74160计数器通过并联方式组成的，它是直接影响后面电路的工作情况，所以他的精度和稳度是要求相当高的, ?由 555 定时器和外接元件 R 1 、 R 2 、 C 构成多谐振荡器，脚 2 与脚 6 直接相连 。电 路没有稳态 ， 仅存在两个暂稳态 ， 电路亦不需要外加触发信号。?555 电路要求 R 1 与 R 2 均应大于或等于 1KΩ ，但 R 1 ＋ R 2 应小于或等于 3.3MΩ。外部元件的稳定性决定了多谐振荡器的稳定性， 555 定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。因此这种形式的多谐振荡器应用很广。 我用的是55多谐振荡器来实现的，在设计时，取R1=7.2k,R2=720k。 令其产生脉冲的频率为10HZ，有多谐振荡周期公式： 得到公式： 带入数值： 其产生的HZ的脉冲通入分频器的CP端，通过四个十进制，最后输出一个1HZ的脉冲。 4.2分频器 图4.2 74LS160分频器 由于电路所需要的频率为1Hz，而振荡器多产生的频率过高，所以需要用分频器进行分频然后使用，实际上分频器也就是计数器，将四个十进制计数器级联后，用前一个计数器的进位信号来控制下一个计数器的工作与否，由于我选用的计数器是74LS160它一个用上升沿控制计数的而进位信号结束时才应该是有效信号，所以我在两个计数器之间加上一个非门，这样输出信号每经过一个计数器频率就会降为原来的1/10，所以原来的10000Hz频率信号在经过4个计数器后便可以得到我所需要的1Hz的信号。其中分频器件74160如图4.2所示。  其中74160的引脚功能图如下： 引出端符号： 功能段 CLR 清零端 QA－Q 输出端 ENP 使能控制端 ENT 使能控制端 CLK 输入端 LOAD 预置端 74160之间(或称为各级之间)的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种，假定已有的是N进制计数器，而需要得到的是M进制计数器， 若M可以分解为两个小于N的因数相乘，即M＝N1×N2,则可采用串行进位方式或并行进位方式将一个N1进制计数器和一个N2进制计数器连接起来．构成M进制计数器，而74160本身就是一十进制计数器，正好是我们所需要的，该系统同中采用的分频电路是用并行进位方式的接法来实现进位的，如图所示用了4个集成块，首先第一个74160的工作状态端控制端ENP和ENT都接高电平，实其处于计数状态，以第一个74160的仅为输出端C作为第二个74160的ENP和ENT的输入端，每当第一个计数器计成9（1001）时，下一个CP信号到达时，第二个计数器开始工作，而第一个计数器循环计数为0（0000），他的C端回到低电平，第一个计数器的控制端ENP和ENT恒为1，这样就能使计数器始终处于工作状态