EDA技术实用教程PPT教学课件-第5章_VHDL设计进阶.ppt

EDA技术实用教程 第5章 VHDL设计进阶 第5章 VHDL设计进阶 教学内容: 5.1??数据对象 5.2??VHDL设计实例及其语法内涵 5.3??顺序语句归纳 5.4??并行赋值语句讨论 5.5??IF语句概述? *5.7??仿真延时 *5.8??VHDL的RTL表述 教学要求: 通过对VHDL电路示例分析学习，进一步了解用VHDL表达和设计电路的方法，更深入理解VHDL语言现象和语句规则的特点。 信号与变量的区别请比较下面两个进程： --第一个进程 signal a: integer :=5; signal b: integer :=10; process(a,b) begin a=b; b=a; end process; --第二个进程 process variable a: integer :=5; variable b: integer :=10; begin a:=b; b:=a; end process; 信号的行为特性 *信号赋值需一个?时间延时. *在进程中，所有赋值语句(包括变量赋值)，都必须在一个?时间中完成。 变量赋值语句在进程启动的瞬间立即完成更新。 信