第5章 微处理器的引脚 微机课件.ppt

第四章 8086微处理器的引脚与时序 8086的引脚 8086的工作模式 8086的总线操作与时序 8086引脚图  1. 最小模式下的引脚信号功能 (1) 地址/数据(或状态)信号 ① AD15～AD0 (Address Data Bus)：地址/数据分时复总线(引脚号2～16、39)，双向，三态。在总线周期的T1状态AD15～AD0上出现的是低16位的地址信号A15～A0；在T1状态以后AD15～AD0上出现的是数据信号D15～D0。 ②A19/S6～A16/S3 (Address/Status)：地址/状态分时复用信号(引脚号35～38)，输出。在总线周期的T1状态A19/S6～A16/S3上出现的是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。 S6：指示8086当前是否与总线相连。S6＝0表示8086连在总线上。 S5：表示中断允许标志状态。S5=1表示中断允许标志IF=1(允许可屏蔽中断请求)，S5=0表示IF=0，禁止可屏蔽中断请求。 S4 和S3：用来指出当前使用的段寄存器。S4、S3代码组合对应的含义见下表: ③ BHE/S7 (Bus High Enable/Status)：数据总线高8位使能和状态复用信号(引脚号34)，输出。S7在8086中未做实际定义。 8086有16位数据总线。BHE#/用来作为数据总线高8位的使能信号。地址线A0信号作为低8位数据总线的使能信号。 （2） 控制与系统信号 ①ALE(Address Latch Enable)：地址锁存使能信号(引脚号25)，输出，高电平有效。用来作为地址锁存器的锁存信号。8086的AD15～AD0是地址/数据复用信号，地址信号仅在T1状态有效，为了使地址信号在整个读写周期都有效，通常要用ALE把地址信号锁存在地址锁存器（8282）当中。 ② DEN (Data Enable)：数据使能信号(引脚号6)，输出，三态，低电平有效。用作数据总线驱动器的控制信号。 ③DT/R：DT／R=1，则进行数据发送；DT／R=0，则进行数据接收。 DT／R信号用来控制 8286／8287数据总线收发器的数据传送方向。 ④ M/IO (Memory/Input and Output)：存储器或I/O控制信号(引脚号28)，输出，三态。M/IO#输出为高电平，指示CPU正在执行存储器访问指令，进行和存储器之间数据交换；如果为低电平，表示CPU正在执行I/O 指令，进行和I/O端口之间的数据传输。 ⑤ RD (Read)：读信号(引脚号32)，输出，三态。 RD信号有效，表示CPU执行一个对存储器或I/O端口的读操作，在一个读操作的总线周期中，在T2～T3状态有效，为低电平。 ⑥ WR (Write)：写信号(引脚号29)，输出，三态。信号有效，表示CPU执行一个对存储器或I/O端口的写操作，在写操作总线周期中，在T2～T3状态有效，为低电平。 ⑦ NMI(Non-Maskable Interrupt)：非屏蔽中断请求(引脚号17)，输入，上升沿有效。 NMI不受中断允许标志的影响。当CPU检测到NMI有一个上升沿的信号以后，CPU执行完当前指令便响应中断类型码为2的非屏蔽中断请求。 ⑧ INTR(Interrupt Request)：可屏蔽中断请求(引脚号18)，输入，高电平有效。如果INTR信号有效，当CPU的中断允许标志IF=1时，CPU结束当前指令后，响应INTR中断请求。 ⑨ HOLD(Hold Request)：总线保持请求(引脚号31)，输入，高电平有效。当系统中除CPU之外的另一个总线主模块(如DMA)要求使用总线时，该总线主模块通过HOLD引脚向CPU发出总线请求。如果CPU允许让出总线，在完成当前总线周期后，通过HLDA引脚发出应答信号，响应总线的请求。 ⑩ HLDA：总线保持响应信号(引脚号32)，输出，高电平有效。HLDA有效时表示CPU响应了其他总线主模块的总线请求，一旦HLDA有效，CPU的数据/地址总线和控制总线变为高阻状态，而请求总线的总线主模块(DMA)获得了总线控制权。 (11) MN/MX (Minimum/Maximum Mode Control)：最大最小模式控制信号(引脚号33)，输入。决定8086工作在哪种工作模式。如果MN/＝1(＋5V)，CPU工作在最小模式，MN/＝0(接地)，则CPU工作在最大模式。 （12）CLK(Clock)：时钟信号(引脚号19)，输入。为CPU和总线控制逻辑提供时钟信号。要求时钟信号的占空比为33%。 (13) RESET(Reset)：复位信号(引脚号21)，输入