第5章 锁存器和触发器 电力数电教学课件.ppt

第5章 锁存器和触发器 广东技术师范学院自动化学院 陈光明 Chenguangming0101@163.com Tel: 5.1 双稳态存储单元电路5.1.1 双稳态的概念 触发器的类型 5.1.2 双稳态存储单元电路（触发器基本形式 ） 1. 电路结构: 如图5.1.2所示。 2. 逻辑状态分析: 见P.204. 3. 模拟特性分析: 如图5.1.3所示。 5.2.1. SR锁存器1. 基本 SR锁存器（SR 触发器图5.2.1） ④ 主 要 特 点 ②特性方程 ②逻辑符号 ③特性方程  将 2. 逻辑符号 3.工作 原理 2. 逻辑符号 3.特性方程（5.3.7）根据D触发器的特性方程（5.3.1），由图可得: 5.4 触发器的逻辑功能 正如前面讨论各触发器工作原理所得到的那样 其功能通常有以下几种表示方式: 1. 逻辑电路 2. 类触发器的逻辑符号，如图5.4.1所示 3. 特性表 4. 特性方程 5. 状态图 6. 波形图 （详见各节，自己归纳。） 5类常用触发器的特性方程为： RS触发器（CP=1） ： JK触发器CP=1） ： D触发器（CP=1） : T触发器： T＇触发器： 　 1. 触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元（二进制计数器）使用。 　　 （1）CP＝0时， 门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm，输入信号D不起作用。 （2）CP＝1时， 门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间主触发器始终都有Qm=D。 （3）CP下降沿到来时， 封锁门G7、G8，打开 门G3、G4，主触发器 锁存CP下降时刻D的 值，即Qm=D，随后将 该值送入从触发器，使 Q=D。 （4）CP下降沿过后， 即CP回到0时，主触发器 锁存的CP下降沿时刻D 的值被保存下来，而从 触发器的状态也将保持 不变—— Q=D。 4.特性方程 综上所述，边沿D触发器的特性方程为： 下降沿时刻有效 注意：通常， D触发器CMOS门电路组成（图5.1.9）， 其 出发时刻为下降沿有效。 优点: 边沿D触发器没有一次变化问题。 5.3.3 利用传输线延迟的触发器 （边沿JK触发器） 1.电路结构 （图5.3.7的改进型—— 由D触发器 改进而来） CP下降沿时刻有效 4.边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 ∴ 应用广泛。 加5. 集成边沿JK触发器 ① 74LS112为CP下降沿触发。 ② CC4027为CP上升沿触发，且其异步输入端 RD和SD为高电平有效。 注意 （见《实验》P.264.） （见《实验》P.267.） 5.4.5 不同类型触发器之间的转换 1、转换步骤： （1）写出已有触发器和待转换触发器 的特性方程。 （2）令两特性方程相等。 （3）求出待转换触发器输入端的逻辑表达式。 （4）画出逻辑电路图。 2、举例说明如下 ①JK触发器→D触发器 写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致： 与JK触发器的特性方程比较，得： 电路图 例一、将