基于Libero的数字逻辑设计仿真及验证实验实验报告(7-8).docxVIP

下载本文档

24
0
约5千字
约 16页
2018-01-31 发布于湖北
举报
版权申诉

基于Libero的数字逻辑设计仿真及验证实验实验报告(7-8).docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于Libero的数字逻辑设计仿真及验证实验实验报告(7-8)

实验题目______基于Libero的数字逻辑设计仿真及验证实验(二)_________4、基本门电路、组合电路和时序电路的程序烧录及验证。5、数字逻辑综合设计仿真及验证。实验报告4、基本门电路、组合电路和时序电路的程序烧录及验证（3人小组共同完成）一、实验目的1、熟悉利用EDA工具进行设计及仿真的流程。2、熟悉实验箱的使用和程序下载（烧录）及测试的方法。二、实验环境及仪器1、Libero仿真软件。2、DIGILOGIC-2011数字逻辑及系统实验箱。3、Actel Proasic3 A3P030 FPGA核心板及Flash Pro4烧录器。三、实验内容1、新建一个工程文件，将前面已经设计好的74HC00、74HC02、74HC04、74HC08、74HC32、74HC86实例文件导入，在SmartDesign窗口分别添加这6个模块，完成相应连线。按实验指导书P175的附录B.3中所列引脚对应表来分配引脚，最后通过烧录器烧录至FPGA核心板上。按分配的引脚连线，实测相应功能并记录结果。详细步骤请参考教材及实验指导书的相关内容。2、新建一个工程文件，将前面已经设计好的74HC148、74HC138、74HC153、74HC85、74HC283实例文件导入，在SmartDesign窗口分别添加这5个模块，完成相应连线。按实验指导书P176的附录B.4中所列引脚对应表来分配引脚，最后通过烧录器烧录至FPGA核心板上。按分配的引脚连线，实测相应功能并记录结果。详细步骤请参考教材及实验指导书的相关内容。3、新建一个工程文件，将前面已经设计好的74HC4511实例文件导入，在SmartDesign窗口添加这1个模块，完成相应连线。按实验指导书P173的附录B.2中所列引脚对应表来分配引脚，最后通过烧录器烧录至FPGA核心板上。按分配的引脚连线，实测相应功能并记录结果。详细步骤请参考教材及实验指导书的相关内容。4、新建一个工程文件，将前面已经设计好的74HC74、74HC112、74HC194、74HC161实例文件导入，在SmartDesign窗口分别添加这4个模块，完成相应连线。按实验指导书P178的附录B.5中所列引脚对应表来分配引脚，最后通过烧录器烧录至FPGA核心板上。按分配的引脚连线，实测相应功能并记录结果。详细步骤请参考教材及实验指导书的相关内容。四、实验结果和数据处理表4-1 74HC00输入输出状态输入端输出端YABLED逻辑状态00亮101亮110亮111灭0表4-2 74HC02输入输出状态输入端输出端YABLED逻辑状态00亮101灭010灭011灭0表4-3 74HC04输入输出状态输入端输出端YALED逻辑状态0亮11灭0表4-4 74HC08输入输出状态输入端输出端YABLED逻辑状态00灭001灭010灭011亮1表4-5 74HC32输入输出状态输入端输出端YABLED逻辑状态00灭001亮110亮111亮1表4-6 74HC86输入输出状态输入端输出端YABLED逻辑状态00灭001亮110亮111灭0表4-7 74LS148输入输出状态控制十进制数字信号输入二进制数码输出状态输出I0I1I2I3I4I5I6I7A2A1A0GSEO1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXXXXX011010010XXXX0111011010XXX01111100010XX011111101010X01111111100100111111111101注：X为任意状态表4-8 74HC138输入输出状态使能输入数据输入译码输出E3A2A1A01XXXX1XXXX0XXX111111110010000111111100100110111111001010110111110010111110111100110011110111001101111110110011101111110100111111111110注：X为任意状态表4-9 74HC153输入输出状态选择输入数据输入输出使能输入输出S1S01I01I11I21I31YXXXXXX10000XXX00001XXX0110X0XX0010X1XX0101XX0X0001XX1X0111XXX00011XXX101注：X为任意状态表4-10 74HC85输入输出状态比较输入级联输入输出A3A2A1A0B3B2B0B1IABIA=BIABABA=BAB1XXX0XXXXXX1000XXX1XXXXXX00111XX10XXXXX10000XX01XXXXX001101X100XXXX100000X001XXXX00111011100XXX10000100011