中央处理器PPT.ppt

* 8.2 控制器的功能与设计 微程序设计 微指令执行方式 微指令的串行执行 * 8.2 控制器的功能与设计 微程序设计 微指令执行方式 微指令的并行执行 * 8.2 控制器的功能与设计 微程序设计 毫微程序设计（二级微程序设计） 目的是增加微程序的通用性，使微程序便于修改，减少存储空间。 一级用垂直微程序，二级采用水平微程序 垂直微指令寄存器 水平微指令寄存器 微命令 控制存储器1 （微程序） 控制存储器2 （毫微程序） CMAR-1 CMAR-2 +1 转移地址及 起始地址 CMAR：控制存储器的地址寄存器 * 8.2 控制器的功能与设计 动态微程序的设计 静态微程序设计：实现指令系统的微程序固定不变 动态微程序设计：使计算机的指令系统按需要改变，采用这种技术的机器能更灵活、更有效地适应不同的应用场合，而无须改变或更换硬件 利用部分未定义的扩充操作码，用户可自定义指令；将编写好所定义指令的微程序写入控制存储器（WCS）；成为指令系统的一部分 * 8.3 流水线处理器 流水线技术：将功能部件分离、执行时间重叠的一种技术，它可以在增加尽可能少的硬件设备情况下有效地提高CPU性能。 指令流水：将指令执行的各个阶段（如取指阶段与执行阶段）重叠执行的技术称为指令流水。 操作流水：在诸如ALU，浮点运算部件等部件中如果采用流水技术，称为操作流水。 * 8.3 流水线处理器 基本概念 时间 E3 F1 E1 F2 E2 F3 I1 I2 I3 （a）顺序执行 存储缓冲器 B1 取指令 部 件 执 行 部 件 （b）硬件组织 时钟周期 1 2 3 4 F1 E1 F2 E2 F3 E3 I1 I2 I3 (c)流水线执行 指令 * 8.3 流水线处理器 一个五段（级）指令流水分析 五个阶段 S1，取指令(IF)：由cache或主存取指令； S2，指令译码(ID)：生成指令将要完成的操作； S3，取操作数(OF)：确定存储器操作数地址，读取存储器操作数和寄存器操作数； S4，执行(EX)：对操作数完成指定操作； S5，写回(WB)：修改目标操作数。 后一指令的第i功能步与前一指令的第i+1功能步同时进行。 * 8.3 流水线处理器 一个五段（级）指令流水分析 上图中，完成4条指令的执行只用了8个时钟周期；而非流水线的顺序处理则需20个时钟周期。 IF ID OF EX WB B1 B2 B3 B4 IF WB EX OF ID 指令 I1 I4 I2 I3 2 8 1 7 6 5 4 3 时钟周期 IF WB EX OF ID IF WB EX OF ID IF WB EX OF ID * 8.3 流水线处理器 流水线中的相关问题及解决 结构相关：指令在重叠执行的时候由于硬件资源不能满足重叠执行的要求，而产生的一种结构上的相关，如访存冲突。 * 8.3 流水线处理器 流水线中的相关问题及解决 结构相关 解决方法： 阻塞法 资源重复法 使用哈佛结构存储体，代码与数据分开存放 使用多体交叉存储器，使两条相邻指令的操作数存放在不同的存储体内 采用指令预取技术 提前将指令取出并放入指令队列中；指令发射部件将队列头上的指令发送到空闲的执行部件去执行 适用于访存周期短的情况 * 8.3 流水线处理器 流水线中的相关问题及解决 数据相关:某条指令的操作数依赖前一条或前几条指令的运行结果，这就是数据相关。 写后读相关(RAW)addi $1,$2, 10 ; $1=$2+10sub $5, $1, $4 ; $5=$1-$4 解决方法 阻塞（后推法） 定向转发（向前数据通路法） 乱序 * 8.3 流水线处理器 定向技术消除RAW相关 * 8.3 流水线处理器 用乱序解决写后读（RAW）相关 从三种解决方案看，不同硬件结构对软件设计有什么启示？ * 8.3 流水线处理器 流水线中的相关问题及解决 数据相关 写后写相关（WAW）addi $1,$2, $4 ; $1=$2+$4sub $1, $3, 10 ; $1=$3-10 在按序执行的单流水中不会有问题。 读后写相关（WAR） addi $2, $1, $4 ; $2=$1+$4sub $1, $3, 10 ; $1=$3-10 在按序执行的单流水中不会有问题。 * 8.3 流水线处理器 流水线中的相关问题及解决 控制相关：当