第七讲 时序逻辑电路设计(2学时).pdfVIP

EDA技术 讲授：伍宗富 《E D A 技术》课程教学 讲授：伍宗富 湖南文理学院电气与信息工程学院 2010年4月27 日星期二 EDA技术 讲授：伍宗富 第七讲 时序逻辑电路设计 教学目的：使学生掌握时序逻辑电路的设计方法。 教学重点：时序逻辑电路设计（寄存器、计数器） 教学难点：时序逻辑电路波形仿真。 教学方法：讲授法、计算机辅助法。 课时计划：2学时 使用教材：EDA技术及应用．谭会生等．西安：西安电子科技大学出版社 主要参考文献: [1] 徐光辉等．CPLD/FPGA的开发和应用[M]．北京：电子工业出版社 [2] 侯伯亨等.VHDL硬件描述语言与数字逻辑电路设计[M].西安：西安电子科技大学出版社 [3] [4] 周立功等．SOPC嵌入式系统基础教程[M]．北京：北京航空航天大学出版社 EDA技术 讲授：伍宗富 课题：时序逻辑电路设计 一、触发器设计 二、触发器的同步和非同步复位设计 三、寄存器和移位寄存器设计 四、计数器设计 五、序列信号发生器设计 六、课堂小结 七、作业 EDA技术 讲授：伍宗富 一、触发器设计 1． D触发器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DCFQ IS PORT(D,CLK:IN STD_LOGIC; Q:OUT STD_LOGIC); END ENTITY DCFQ; ARCHITECTURE ART OF DCFQ IS BEGIN PROCESS(CLK) BEGIN IF (CLKEVENT AND CLK=1)THEN Q=D; END IF; END PROCESS; END ARCHITECTURE ART; EDA技术 讲授：伍宗富 一、触发器设计 2．T触发器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY TCFQ IS PORT(T,CLK:IN STD_LOGIC; Q:BUFFER STD_LOGIC); END ENTITY TCFQ; ARCHITECTURE ART OF TCFQ IS BEGIN PROCESS(CLK) BEGIN IF (CLKEVENT AND CLK=1)THEN IF (T=1)THEN Q=NOT(Q); ELSE Q=Q; END IF; END IF; END PR