关于现代硬件并行内存排序方法综述.PDFVIP

第 卷 第 期 计 算 机 学 报 ４０ ９ 　 　　 　　 　　 　　 Ｖｏｌ．４０ Ｎｏ．９ 年 月 ２０１７ ９ Ｓｅｔ．２０１７ ＣＨＩＮＥＳＥＪＯＵＲＮＡＬＯＦＣＯＭＰＵＴＥＲＳ ｐ 　 基于现代硬件的并行内存排序方法综述 郭诚欣 陈 红 孙 辉 李翠平 吴天贞 　 　 　 　 （中国人民大学数据工程与知识工程国家教育部重点实验室 北京 １００８７２） 　 　 （中国人民大学信息学院 北京 １００８７２） 　 　 摘 要 研究了现代硬件上的并行内存排序方法，对其研究现状与进展进行了综述 首先简要阐述了经典排序算 ． 　 　 法以及排序网络的优缺点，分析其并行优化的适用性，然后从现代 ＣＰＵ处理器设备（多核、配备大内存）、图形处理 器（ ）、现场可编程逻辑门阵列（ ）等新型处理器设备介绍现有排序方法的研究成果 处理器设备的架构不 ＧＰＵ ＦＰＧＡ ． 同，对排序算法的优化策略也不同，现代 ＣＰＵ主要利用线程的本地存储层次优化数据在存储单元中的排列，以减 少访存次数及减少访存缺失，同时利用单指令多数据流技术（ ），以提高算法的数据级并行度； 则需要将 ＳＩＭＤ ＧＰＵ 多个线程组织成线程块，依靠共享内存提高线程块的访存速度，而在线程块内则使用单指令多线程（ ）技术提 ＳＩＭＴ 高线程的执行效率； 则更靠近于硬件底层，受到自身的资源限制， 的优化策略主要依靠硬件描述语言 ＦＰＧＡ ＦＰＧＡ 《 或高级综合语言优化电路的设计，提高资源利用率的同时增加 的吞吐量 现有的成果表明， 的并行内 ＦＰＧＡ ． ＧＰＵ 存排序性能优于 端上的并行内存排序性能 作者最后对未来的研究方向进行了展望 ＣＰＵ ． ． 计 关键词 现代硬件处理器；排序算法；存储访问层次；并行优化；图形处理器；现场可编程逻辑门阵列 　 中图法分类号 号 ／ ＴＰ３９３ 犇犗犐 １０．１１８９７ＳＰ．Ｊ．１０