微机原理第十三次_new.pptVIP

微机原理及接口技术 总线技术 总线驱动与控制的实现 系统总线的驱动与控制 8086/8088输出引线的驱动能力只能驱动一个标准的TTL门或几个LS门。如果系统规模较大，总线上挂接的存储器和接口比较多时，则必须对CPU的输出信号进行驱动。 某些信号时分复用，在系统总线形成电路中要实现对CPU信号的锁存和驱动。构成微型机的其他部件（电路插板）应接在经过驱动的系统总线上。 单向信号的驱动直接用锁存器实现，双向信号必须用双向三态门驱动。 总线驱动与控制的实现 总线驱动与控制的实现 板内总线的驱动与控制 若内存和接口以插在总线插槽上的电路板（卡）形式出现，那么当进行读操作时，其余的内存或接口均成为被读单元的负载，这样就必须增加相应的驱动器，以驱动整个系统总线的数据线。 一旦增加了相应的驱动后，为了防止总线竞争，必须有效控制驱动器的信号。 其他单向信号应视其对总线造成的负载来决定是否增加相应的驱动。 总线驱动与控制的实现 接口板数据总线的驱动与控制 对特定接口地址实现板内双向数据总线的驱动与控制。 防止总线竞争的原则： 只有当CPU读板内接口地址时，才允许数据总线驱动指向系统总线的三态门是导通的。 只有当CPU写板内接口地址时，才允许驱动器指向板内的三态门是导通的。 不去读/写板内接口地址时，驱动器的两边都应为高阻状态。 接口地址A000H-BFFFH 总线驱动与控制的实现 内存板板内数据总线的驱动与控制 对特定内存地址实现板内双向数据总线的驱动与控制。 防止总线竞争的原则： 只有当CPU读板内内存地址时，才允许数据总线驱动指向系统总线的三态门是导通的。 只有当CPU写板内内存地址时，才允许驱动器指向板内的三态门是导通的。 不去读/写板内内存地址时，驱动器的两边都应为高阻状态。 总线驱动与控制的实现 内存板板内地址：60000H-9FFFFH 总线驱动与控制的实现 既有内存板又有接口板板内数据总线的驱动与控制 防止总线竞争的原则： 只有当CPU读板内内存（接口）地址时，才允许数据总线驱动指向系统总线的三态门是导通的。 只有当CPU写板内内存（接口）地址时，才允许驱动器指向板内的三态门是导通的。 不去读/写板内内存（接口）地址时，驱动器的两边都应为高阻状态。 总线驱动与控制的实现 内存地址：C0000H-EFFFFH 接口地址：A000H-BFFFH 总线驱动与控制的实现 内存： 80000H-83FFFH 94000H-97FFFH 总线驱动与控制的实现 内存： 80000H-97FFFH 总线的工程设计问题 交叉串扰 总线的延时 总线上的反射与终端网络 总线的工程设计问题 总线的交叉串扰 由分布电容引起的串扰 任何两条导线之间都存在着分布电容， 两条总线之间也不例外。 尤其是相邻引线之间， 由于它们的距离较近， 分布电容较大， 则一条导线上的脉冲信号通过分布电容就可以耦合到另一条线上， 这就是总线间的交叉串扰。 为说明线间分布电容所产生的串扰，采用集中参数电容来代替分布电容， 其等效电路如下图所示。 总线的工程设计问题 总线的工程设计问题 C12为引线1和引线2之间的分布电容。 C1G为引线1的对地电容。 C2G是引线2对地的电容， R为引线2上的负载电阻。 设引线1上加有信号V1， 则通过分布电容的耦合在引线2上产生的串扰电压VN可用下式求出： 通常， 总线的负载电阻R远远小于C12和C2G的容抗。 于是， 上式可简化为： 总线的工程设计问题 解决方式： 减少分布电容，尽可能缩短总线的长度 适当加大线与线之间的距离 降低总线的负载（有限能力） 在PCB制版中，信号之间增加相应的地线。 总线的工程设计问题 由分布电感引起的交叉串扰 在CPU的时钟频率较高时，线间的互感也可以通过磁场的耦合造成交叉串扰。 干扰电压： 解决方式： 增加线间的距离、缩短总线的长度、降低总线的信号工作频率，采用绞扭线，减少串扰。 总线的工程设计问题 总线的延时 信号在总线上传播需要花时间， 因此， 总线会给信号造成时延(信号在总线上的传播速度为每米4～15 ns)， 可用下式来表示： 式中， Tt为总线的延时时间；  l为总线的长度；  L1为单位长度上的分布电感；  C1为单位长度上的分布电容。 总线的工程设计问题 上面的例子所讨论的是空载总线， 也就是在总线驱动器之后未插任何电路板。 若将各插件电路板插到该总线上， 将大大增加总线的负载。 尤其是交流负载(电容)会大大增加， 这必然会使总线的延时增加。 若定义有负载的时间延时为Tu， 则它可由下式估算： 式中， Tu是有载时的总线延时时间； 总线的工程设计问题 总线延时的典型值： 设特性阻抗为100欧，C1=66pF/m，L1=0.66u