第十三章 1 8位并行预置加法计数器设计 VHDL语言 教学课件 ppt.pptVIP

例13—21：文件名：CHK．VHD LIBRARY IEEE； USE IEEE．STD_LOGIC_1164．ALL； ENTITY CHK IS PORT(DIN：IN STD_ LOGIC； CLK，CLR：IN STD LOGIC； D：IN STD_ LOGIC_ VECTOR(7 DOWNTO 0)； AB：OUT STD_ LOGIC_VECTOR(3 DOWNTO 0))； END CHK； ARCHITECTURE behav OF CHK IS SIGNAL Q：INTEGER RANGE 0 TO 8； BEGIN PROCESS(CLK，CLR) BEGIN IF CLR=’1’ THEN QT=0； ELSIF CLK’EVENT AND CLK=’1’ THEN ——时钟到来时，判断并处理当前输入的位 CASE Q IS WHEN 0= IF DIN=D（7） THEN Q=1； ELSE Q=0； END IF； WHEN 1= IF DIN=D（6） THEN Q=2； ELSE Q=0； END IF； WHEN 2= IF DIN=D（5） THEN Q=3； ELSE Q=0； END IF； WHEN 3= IF DIN=D（4） THEN Q=4； ELSE Q=0； END IF； WHEN 4= IF DIN=D（3） THEN Q=5； ELSE Q=0； END IF； WHEN 5= IF DIN=D（2） THEN Q=6； ELSE Q=0； END IF； WHEN 6= IF DIN=D（1） THEN Q=7； ELSE Q=0； END IF； WHEN 7= IF DIN=D（0） THEN Q=8； ELSE Q=0； END IF； WHEN OTHERS = Q=0； END CASE； PROCESS（Q） ——检测结果判断输出 BEGIN IF Q=8 THEN AB=“1010”； ——检测序列正确，输出“A” ELSE AB=“1011”； ——检测序列错误，输出“B” END IF； END PROCESS； END behave； 13．9 正负脉宽数控调制信号发生器设计 1、正负脉宽数控调制信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。 2、将计数初始值可预置的加法计数器的溢出信号作为本计数器的初始预置值加载信号LD，则可构成计数初始值自加载方式的加法计数器，从而构成数控分频器。 3、D触发器的一个重要功能就是均匀输出信号的占空比，提高驱动能力。 正负脉宽数控调制信号发生器原理图 正负脉宽数控调制信号发生器原理图 1、T1不是从预置数开始计数产生的脉宽，而是从零开始计数的，为CNT2从零计到255的时间 2、产生的波形周期是T2+T3 3、CNT1使D触发器输出低电平，低电平时间（即T2）是由CNT2的计数时间决定的 4、CNT2使D触发器输出高电平，高电平时间（即T3）是由CNT1的计数时间决定的 * * 13．1 8位并行预置加法计数器设计 例13-1描述的是一个含计数使能、异步复位和计数值并行预置功能