西电计算机组成原理25.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * 硬布线控制器设计 其他指令： （4）SUB R0, (X) 节拍 微操作序列 微命令序列 T1 AR←IR(地址字段) IRout ，ARin T2 DR←Memory[AR] ARout ，Mread ，DRSin T3 AR←DR DRIout ，ARin T4 DR←Memory[AR] ARout ，Mread ，DRSin T5 Y←R0 R0out ，Yin T6 Z←Y﹣DR DRIout ，SUB T7 R0←Z Zout ，R0in * 硬布线控制器设计 其他指令： （5）IN R0, P 节拍 微操作序列 微命令序列 T1 AR←IR(地址字段) IRout ，ARin T2 DR←IO[AR] ARout ，IOread ，DRSin T3 R0←DR DRIout ，R0in * 硬布线控制器设计 其他指令： （6）JZ offs 节拍 微操作序列 微命令序列 T1 T2 T3 ZF=1： Y←IR(地址字段) Z←PC+Y PC←Z IRout ，Yin PCout ，ADD Zout ，PCin * 硬布线控制器设计 其他指令： （7）POP R0 节拍 微操作序列 微命令序列 T1 AR←SP SPout ，ARin T2 DR←Memory[AR] ARout ，Mread ，DRSin T3 R0←DR，SP←SP+n DRIout ，R0in ，SP+1 * 硬布线控制器设计 其他指令： （8）CALL (X) 节拍 微操作序列 微命令序列 T1 SP←SP﹣n，DR←PC SP-1 ，PCout ，DRIin T2 AR←SP SPout ，ARin T3 Memory [AR]←DR ARout ，DRSout ，Mwrite T4 AR←IR(地址字段) IRout ，ARin T5 DR←Memory[AR] ARout ，Mread ，DRSin T6 PC←DR DRIout ，PCin * 硬布线控制器设计 PCout出现在： 取指周期（定义为第1个CPU周期M1）的T1节拍， 指令JZ offs执行周期（假设为第2个CPU周期M2）的T2节拍（当ZF=1时） 指令CALL (X)执行周期的T1节拍 …… 生成PCout的逻辑表达式为： 两级时序：PCout＝ M1·T1 ＋ M2·T2·JZ(相对寻址)·(ZF=1) ＋ M2·T1·CALL(间接寻址) ＋ ······ 一级时序：PCout＝ T1 ＋ T5·JZ(相对寻址)·(ZF=1) ＋ T4·CALL(间接寻址) ＋ ······ PCOUT信号： * 硬布线控制器设计 ARin出现在： 取指周期的T1节拍 指令 MOV R0,X 和指令 MOV (R1),R0 执行周期的T1节拍 指令 SUB R0,(X) 执行周期的T1和T3节拍 指令 IN R0,P 和指令 OUT P,R0 执行周期的T1节拍 指令 PUSH R0 执行周期的T2节拍 指令 POP R0 执行周期的T1节拍 指令 CALL (X) 执行周期的T2和T4节拍 指令 RET 执行周期的T1节拍 …… 生成ARin的逻辑表达式为： ARin信号： * 硬布线控制器设计 ARin出现在： 生成ARin的逻辑表达式为： 两级时序ARin＝M1·T1＋M2·T1·MOV(源操作数直接寻址+目的操作数寄存器间接寻址)＋M2·(T1+T3) ·SUB(源操作数间接寻址)＋M2·T1·(IN(直接寻址)＋OUT(直接寻址))＋M2·T2·PUSH＋M2·T1·POP＋M2·(T2+T4)·CALL(间接寻址)＋2·T1·RET＋······ 一级时序ARin＝T1＋T4·MOV(源操作数直接寻址+目的操作数寄存器间接寻址)＋(T4+T6) ·SUB(源操作数间接寻址)＋T4·(IN(直接寻址)+OUT(直接寻址))＋T5·PUSH＋T4·POP＋(T5+T7)·CALL(间接寻址)＋T4·RET＋······ ARin信号： * 硬布线控制器设计 Mread出现在： 取指周期的T2节拍 在指令 MOV R0,X 执行周期的T2节拍 指令 SUB R0,(X) 执行周期的T2和T4节拍 指令 POP R0 执行周期的T2节拍 指令 CALL (X) 执行周期的T5节拍 指令 RET 执行周期的T2节拍 …… 生成Mread的逻辑表达式为： 两级时序：Mread ＝ M1·T2＋M2·T2·MOV(源操作数直接寻址) ＋M2·(T2+T4) ·SUB(源操