eda课程设计 基于VHDL 的 洗衣机控制器.doc

子信息科学与技术专业课程设计任务书 学生姓名 专业班级 学号 题 目 洗衣机控制器 课题性质 A 课题来源 D 指导教师 同组姓名 无 主要内容 （1）设计一个洗衣机控制器，使洗衣机作如下运转：定时启动—〉正转20秒—〉暂停10秒—〉反转20秒—〉暂停10秒—〉定时不到，重复上面过程。 （2）若定时到，则停止，并发出音响信号。 （3）用两个数码管显示洗涤的预置时间（分钟数），按倒计时方式对洗涤过程作计时显示，直到时间到停机；洗涤过程由开始信号开始。 （4）三只LED灯表示正转、反转、暂停三个状态。 任务要求 （1） 制定完整地设计方案，结合框图进行说明。 （2） 给出主要模块的VHDL程序。 （3） 如有可能，在实验箱上进行下载验证。 （4） 给出完整地设计报告。 参考文献 （1）黄智伟. FPGA系统设计与实践 电子工业出版社 2005.1 （2）焦素敏. EDA课程设计指导书 河南工业大学 2008.2 （3）焦素敏. EDA技术基础 清华大学出版社 2009.8 （４）阎石.数字电子技术基础 高等教育出版社 2006.5 审查意见 指导教师签字： 教研室主任签字： 2012年 2月 20日 说明：本表由指导教师填写，由教研室主任审核后下达给选题学生，装订在设计（论文）首页 1 设计任务及要求 （１）设计一个洗衣机控制器，控制洗衣机如下运转:定时启动-正转20秒-暂停10秒-反转10秒-暂停10秒-定时未到回到“正转20秒-暂停10秒-……”,定时到停止； （２）若定时到，则停机发出音响信号； （３）用两个数码管显示洗涤的预置时间（分钟数），按倒计时方式对洗涤过程作计时显示，直到时间到停机；洗涤过程由“开始”信号开始； （４）三只LED灯表示“正转”、“反转”、“暂停”三个状态。 设计出的洗衣机控制器可以实现按预置的时间对衣服进行洗涤，并在结束后发出音响提示。本次设计分工如下，有预置洗涤时间模块、倒计时减法计数器、状态控制模块、发出音响模块和译码模块。 　2设计原理及总体框图 （１）设计的总体框图 （２）设计总原理 洗衣机控制器FPGA (Field Programmable Gate Array)和外围电路构成了电器控制部分。FPGA接收键盘的控制命令，控制洗衣机的进水、排水、水位和洗衣机的工作状态、并控制显示工作状态以及设定直流电机速度、正反转控制、制动控制、起停控制和运动状态控制。对FPGA芯片的编程采用模块化的VHDL (硬件描述语言)进行设计，设计分为三层实现，顶层实现整个芯片的功能。顶层和中间层多数是由VHDL的元件例化语句实现。中间层由无刷直流电机控制、运行模式选择、洗涤模式选择、定时器、显示控制、键盘扫描以及对直流电机控制板进行速度设定、正反转控制、启停控制等模块组成，它们分别调用底层模块。 3 程序设计 （１）VHDL语言（VHSIC Hardware Description Language，甚高速集成电路硬件描述语言）是一种设计、仿真、综合的标准硬件描述语言，是对可编程逻辑器件进行开发与设计的重要工具，其优点是：支持自上而下和基于库的设计，支持范围广，具有多层次描述系统硬件功能的能力。VHDL语言已成为IEEE的一种工业标准，是实现信息系统硬件开发所必备的知识和技能。 （２）设计的各个模块程序 ａ、倒计时减法计数器模块 由于洗衣机有工作时间，必须要一模块来控制它的工作时间范围，所以我设计了一个减法计数器模块，当洗衣机开始工作后，减法计数器即会实现减数功能，直到时间减到零，洗衣机便停止工作。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNT IS PORT(CLK,TLA,START,ENTER: IN STD_LOGIC; INI: IN STD_LOGIC_VECTOR(7 DOWNTO 0); SHOW: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); FINISH: OUT STD_LOGIC); END COUNT; ARCHITECTURE one OF COUNT IS SIGNAL FINI:STD_LOGIC; SIGNAL SHOW1:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(TLA,CLK,START) VARIABLE NUM: STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN I