第6章_异步脉冲-电平时序电路.ppt

第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 第六章 异步时序逻辑电路 由于根据时间图设立状态时，对不同的输入取值总是设立不同的状态进行区分的，这就使得原始流程表中每一行只有一个稳定状态。显然，时间图上设立了多少个状态，原始流程表便有多少行。 (1) 画出原始流程表，并填入稳定状态和相应输出 (2) 填入非稳定状态并指定相应的输出，完善流程表 由于表中每行只有一个稳定状态，所以，在稳态下输入信号发生允许变化时，电路不可能直接进入另一个稳态。 假定每次输入信号发生变化时，电路总是经过一个非 稳定状态后进入另一个稳定状态，根据时间图中的状态 转移关系，可在原始流程表中填入相应的非稳定状态 注意： 当从某一稳态出发，输入信号发生允许变化所引起的状态转移，不能用时间图中所设立的状态来表示时，则应根据题意补充新的状态，以便无遗漏地反映设计要求。 非稳定状态下输出指定的法则为： 若转换前后两个稳定状态的输出相同，则指定非稳定状 态下的输出与稳态下的输出相同；若转换前后两个稳定状 态的输出不同，则可指定非稳定状态下的输出为任意值d”。 (3) 填入无关状态和无关输出 对稳态下输入不允许到达的列，在相应处填入任意 状态和任意输出，用“d”表示，即作为无关处理。 例 某电平异步时序逻辑电路有两个输入端x1和x2，一个输出端Z。输出与输入之间的关系为：若x1x2=00 , 则Z=0，之后当x1x2 = 01或10时，Z = 1；若x1x2 = 11，则Z=1，之后当 x1x2 = 01或10时，Z=0。作出该电路的