习题课3(第七章).pptVIP

1. 请为“n输入或门”编写VHDL程序代码 entity or_n is generic (n: integer:= 8); port (a: in bit_vector ((n-1) downto 0); f: out bit); end or_n; architecture using_loop of or_n is begin end using_loop; process(a) variable int: bit; begin int:=0; for i in arange loop int:= int or a(i); end loop; f=int; end process; 错误情况 for i in 1 to (n-1) loop int = ‘0’ or a(i); end loop； 没有进行类属参数的说明，但是又在程序中使用n。 仿真波形图 2. 设计一个二-十进制BCD译码器。译码器输入din为4位二进制数，输出b为十进制数的高位，a为十进制数的低位，a、b是二进制编码的十进制数。端口图如下： library ieee; --二-十进制BCD译码器 use ieee.std_logic_1164.all; use ieee.std_logi