第9章_1_1中断控制向量、DMA控制器.ppt

第9章　中断控制器、计数/定时控制器及DMA控制器;9.1 可编程中断控制器8259A;9.1.1 8259A芯片内部结构;图9.2;1. 数据总线缓冲器 这是一个双向8位3态缓冲器，由它构成8259A与CPU之间的数据接口，是8259A与CPU交换数据的必经之路。 2. 读/写控制电路 用来接收来自CPU的读/写控制命令和片选控制信息。由于一片8259A只占两个I/O端口地址，可用末位地址码A0来选端口，端口的其他高位地址作为片选信号CS输入。当CPU执行OUT指令时，WR信号与A0配合，将CPU通过数据总线(D7～D0)送来的控制字写入8259A中有关的控制寄存器。;3. 级联缓冲/比较器 对于主8259A，级联信号CAS2～CAS0是输出信号，对于从8259A，CAS2～CAS0是输入信号。 SP/EN是一个双功能信号。 当8259A处于非缓冲状态时，SP用作表明主从关系，SP=1表示是主8259A，SP=0表示是从8259A。 4. 中断请求寄存器IRR 这是一个8位寄存器，用来存放由外部输入的中断请求信号IR7～IR0。当某一个IRi端呈现高电平时，该寄存器的相应位置“1”，显然最多允许8个中断请求信号同时进入，这时，IRR寄存器将被置成全“1”。; 5. 中断服务寄存器ISR 这是一个8位寄存器，用来记录正在处理中的中断请求。当任何一级中断被响应，CPU正在执行它的中断服务程序时，ISR寄存器中相应位置“1”，一直保持到该级中断处理过程结束为止。多重中断情况下，ISR寄存器中可有多位被同时置“1”。 6. 中断屏蔽寄存器IMR 这是一个8位寄存器，用来存放对各级中断请求的屏蔽信息。当该寄存器中某一位置“1”时，表示禁止这一级中断请求进入系统，通过IMR寄存器可实现对各级中断的有选择的屏蔽。 ;7. 优先权判别器PR 用来识别各中断请求信号的优先级别。当多个中断请求信号同时产生时，由PR判定当前哪一个中断请求具有最高优先级，于是系统首先响应这一级中断，转去执行相应的中断服务程序。当出现多重中断时，由PR判定是否允许所出现的中断去打断正在处理的中断而被优先处理。一般处理原则是允许高级中断打断低级中断，而不允许低级中断打断高级中断，也不允许同级中断互相打断。;8. 控制电路 它是8259A内部的控制器。根据中断请求寄存器IRR的置位情况和优先权判别器PR的判定结果，向8259A内部其他部件发出控制信号，并向CPU发出中断请求信号INT和接收来自CPU的中断响应信号INTA，控制8259A进入中断服务状态。实际上8259A芯片是在控制电路控制之下构成一个有机的整体。 ;　9.1.2 8259A芯片的工作方式;　8259A在完全嵌套方式下，可采用以下3种中断结束方式： 普通EOI方式： 特殊EOI方式： 自动EOI方式;2. 自动循环方式 自动循环方式是改变中断请求优先级别的策略之一，其基本思想是：每当任何一级中断被处理完，它的优先级别就被改变为最低级，而将最高优先级赋给原来比它低一级的中断请求。 实现自动循环方式有下面3种不同的做法： 普通EOI循环方式： 自动EOI循环方式： 特殊EOI循环方式：;3. 中断屏蔽方式 有选择地对某一级或几级中断进行屏蔽。这种屏蔽操作可由8259A通过中断屏蔽寄存器来实现，有两种实现方式： 普通屏蔽方式： 将中断屏蔽寄存器IMR中的某一位或某几位置“1”，即可将相应级的中断请求屏蔽掉。 特殊屏蔽方式： 当CPU正在处理某级中断时，要求仅对本级中断进行屏蔽，而允许其他优先级比它高或低的中断进入系统，这被称作特殊屏蔽方式。;.;9.1.3 8259A芯片的级联使用;图9.5;某系统中8086 CPU工作在最小模式，中断系统由一片主8259A、2片从8259A构成级联方式工作，其系统连接如图9.7所示。;8259A在IBM PC/XT中的连线结构;8259A 在IBM PC/AT中的应用;8259A应用举例;9.2 可编程计数/定时控制器8253;图9.19;图9.20;1. 数据总线缓冲存储器 这是8253与CPU之间的数据接口，它由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。 2. 读/写控制电路 接收CPU送入的读/写控制信号，并完成对芯片内部各功能部件的控制功能，因此，它实际上是8253芯片内部的控制器。可接收的控制信号如下： (1) A1A0——端口选择信号，由CPU输入。8253内部有3个独立的通道和一个控制字寄存器，它们构成8253芯片的4个端口，CPU可对3个通道进行读/写操作，对控制字寄存器进行写操作。这4个端口地址由最低2位地址码A1Ａ0来选择。;(2) CS——片选信号，由CPU输入，低电平有效，