数字电子钟(数电课程设计).docVIP

〈一〉课程设计题目 1、多功能数字钟设计 基本要求：1）由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲。 2）秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器。 3）计数出现误差可用校时电路进行校时、校分、校秒。 扩展要求：4）具有可整点报时与定时闹钟的功能。 三、 原理电路 一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。 振荡器单元电路设计(如下截图) 方案二：555定时器与RC组成的多谐振荡器 如果精度要求不高可以采用由集成电路定时器555与RC组成的多谐振荡器。设振荡频率f0＝103Hz，电路参数如图 555多谐振荡器原理电路及工作波形 最终设计方案：考虑到脉冲的稳定性和准确性，故选择方案一。但由于在计算机仿真无法模拟实际情况下晶振自激起振的真实场景，故在计算机仿真中用的较多的还是用一个函数信号发生器来模拟晶振脉冲。 ２、分频器单元电路设计 通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Ｈz的振荡信号分频为1ＨZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。 设计方案： 可选用14级二进制串行计数/分频器CD4060得到精确频率。 CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz。欲得到1秒信号，还需要加入分频电路。 ３、计数器单元电路设计 时间计数单元有时计数、分计数和秒计数等几个部分。 时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。 可用于计数的芯片很多，比如可预置的 4 位二进制同步计数器 24进制计数器 由74ls160构成的12进制计数器，将一片74ls160设计成四进制加法计数器，另一片设置二进制加法计数器。即个位计数状态为Qd Qc Qb Qa = 0001十位计数状态为Qd Qc Qb Qa = 0001时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成12进制计数器。电路图如下: 4、译码驱动及显示单元电路设计 计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。所用到的7段译码显示驱动器有CD4511。 设计方案：直接由带译码功能的LED数码管构成。 限流电阻R=100欧，防止电流过大损坏LED数码管。单元电路连接如下图所示： 5、校时单元电路设计 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。通过开关控制，使计数器对2Hz的校时脉冲计数。 原理仿真图 6、整点报时单元电路设计 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。 按题目要求，本设计利用一个八输入与非门，当分秒为59分59秒时，控制蜂鸣器响，蜂鸣时间为1s。电路如图所示： 14级二进制串行计数/分频器 CD4060 1HZ 14分频 2分频电路