[工学]第5章半导体存储器.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 5.5高速缓冲存储器和光盘存储器简介 5.5.1高速缓冲存储器 为了加快处理器运行速度 , 普遍在 CPU 与常规主存 储器之间增设一级或两级高速小容量存储器 , 即高速缓冲器 , 简称 Cache。 缓存（Cache） CPU进行处理的数据信息多是从内存中调取的，但CPU的运算速度要比内存快得多，为此在此传输过程中放置一存储器，存储CPU经常使用的数据和指令。这样可以提高数据传输速度。可分一级缓存和二级缓存。 一级缓存 即L1 Cache。集成在CPU内部中，用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作，L1级高速缓存缓存的容量越大，存储信息越多，可减少CPU与内存之间的数据交换次数，提高CPU的运算效率。但因高速缓冲存储器均由静态RAM组成，结构较复杂，在有限的CPU芯片面积上，L1级高速缓存的容量不可能做得太大。 二级缓存 即L2 Cache。由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU外部放置一高速存储器，即二级缓存。工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后是内存，在后是外存储器。所以L2对系统的影响也不容忽视。 5.5.1高速缓冲存储器 Cache 中存放最近访问和将要访问的指令和数据 ，是主存中相应内容的副本 。 访问 Cache 命中(hit )：当 CPU 访问存储器时 , 高速缓存控制器首先验证被访问存 储单元的内容是否已在 Cache 中 ,若在,称命中. 访问 Cache 未命中：若要访问的内存单元内容不在 Cache 中 , 则必须做一次常规的存储 器访问 , 同时将所访问的内容及相关数据块复制到 Cache 中 。 高速缓存命中 率： 命中 Cache 的访问次数与 CPU 访问次数的百分比。 5.5.1高速缓冲存储器 Cache命中率=（平均存取时间-主存存取时间）/（高速缓存存取时间-主存存取时间） 例：已知Cache存储周期40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns，求Cache的命中率是多少？ 命中率与 Cache 的容量和物理结 构、缓存淘汰算法以及运行程序等有关。通常 , 当 Cache 容量为 32 KB时 , 其命中率为 86%, 而当容量为 64 KB时 , 命中率接近 92% 。一般来说 ,CPU对 Cache 访问的命中率在 90% 以上 ，甚至高达 99% 。 当高速缓存器己暴满时 , 则应按某种算法更新高速缓存中的内容 。 5.5.2 光盘存储器 定义：光盘存储器是一种利用激光的单色性和相干性 , 把数据信息通过聚焦激光束在盘式介 质上非接触地记录高密度信息的新型存储器。 特点：记录密度高、 存储容量大（相同尺寸的光盘要比磁盘的容量大 10~100 倍 ）、数据传输速度快（数据传输速度可达到几十 MB/s ）、易更换（光盘不需要固定在光盘驱动器 中）、信息保存时间长（10 年以上 ）、制造成本低、易于大量复制、工作稳定可 靠、使用环境要求低 分类： 只读型光盘 (ROM) 一次写入型光盘 (WORM 〉 可擦除重写型光盘 (REWRITE ） 直接重写型光盘 (OVERWRITE ) * * * * * * * * * * * * * * * * * * * * * * * * * 每个行线和列线的交叉处可存放 一位信息。若两线间接有场效应管，则选中该行时 , 将从该位线上读到低电平 0，否则，将读到高电平 1 5.3.1 掩膜ROM 5.3.2可编程的ROM(PROM) 存储单元通常用二极管或 三极管实现 只允许用户编程一次 熔丝未断时 为1 5.3 只读存储器 5.3.3 可擦除可编程的ROM（EPROM） EPROM可由用户进行编程 , 并可用紫外光擦除，并可以多次擦除和重新编 程 5.3 只读存储器 1 基本存储电路和工作原理 关键部件是 FAMOS 场效应管。 FAMOS(Floating grid Avalanche injection MOS) 浮置栅雪崩注入型 MOS 浮置栅场效应管 5.3.3 EPROM 2. 编程和擦除过程 EPROM 的编程过程就是对某些单元写入 0 的过程 。 写入：在管子的漏极加高电压（12.5、21或25V） , 使漏区附近的 PN 结 雪崩击穿，在短时间内形成一个大电流 , 一部分热电