[高等教育]数电第四章1.pptVIP

第四章 集成触发器 触发器：具有记忆功能的基本逻辑单元 FF － Flip Flop 或非门构成基本RS触发器 毛刺对基本RS触发器的影响 有些毛刺可消除： 例：电路本来的输入是S=1，R=0（Q=0） R端出现短暂的R=1毛刺，则Q不会变化 有些毛刺导致电路出错： 例：电路本来的输入是S=1，R=0（Q=0） 若S端出现短暂的S=0， 则Q会出现短暂的Q＝1 常用作电子开关（可消抖动） 74LS279 同步RS触发器通过CP的电平来控制触发器的状态，故称为电平触发方式。 严格的讲，基本RS触发器和同步RS触发器不能称为触发器（Flip Flop），而只能称为锁存器（Latch）。 RS触发器是电平触发，如果在CP为有效电平时，输入R和S发生变化，则触发器的输出也可能发生变化，称为空翻。 空翻违背了时序电路的原则：时序电路按时钟节拍工作，每个时钟脉冲作用下电路状态只发生一次转换。 RS计数触发器的空翻 主从RS触发器 由两个同步RS触发器构成（主、从） CP=1时，主触发器开启，从触发器封锁； CP=0时，主触发器封锁，从触发器开启； 状态翻转发生在CP由1变0时刻； 克服了空翻 异步置位、复位（不能同时有效） 仍然有约束条件R?S ＝0 *注意电路图中R和S均有两路输入 主从JK触发器 “一次翻转”现象。 特征方程 维持阻塞型D触发器 门1和门2构成基本RS触发器 D=0，CP=0时，门4对于CP开启； CP变为1以后，Q＝0； 同时Q4－门6，置0维持； Q6－门5，置1阻塞； D=1，CP=0时，门3对于CP开启； CP变为1以后，Q＝1； 同时Q3－门5，置1维持； Q3－门4，置0阻塞； 边沿触发 上升沿触发 （正边沿触发） T触发器 T=0时，状态不变 T’触发器 触发器的分类 按照逻辑功能： 基本RS触发器、同步RS触发器、 JK触发器、D触发器、T触发器、T’触发器 按照触发方式 电平触发型、边沿触发型、（主从型） 按照制造工艺 TTL、CMOS、ECL等 触发器类型转换 D － JK 触发器的主要参数 逻辑电平 最高时钟频率 传输延迟 数据建立时间和保持时间 如何画工作波形 若提供了R和S信号，必须考虑R和S的异步清0或置1功能； 注意不同触发器的触发方式和翻转时刻； 确定输入端的状态 不考虑延时的情况下，若时钟脉冲和输入值在同以时刻跳变，则输入值取跳变前的状态。 例4.7.2：P120 本章作业： 4.10 4.12 * * 基本R－S触发器 基本R－S触发器可 由两个“与非”门交叉连接组成，其逻辑图和逻辑符号如下： G1 R Q G2 S Q 0 1 1 1 0 0 Q R S Q 基本R－S触发器功能表 1* 1* 0 0 1 0 0 1 0 1 1 0 1 1 R S Q Q =1 =1 0* 0* 1 1 1 0 0 1 0 1 1 0 0 0 S R 时钟控制R－S触发器 在数字系统中，通常要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲的控制（可消除毛刺的影响），为此出现了带时钟控制的R－S触发器。（同步RS触发器） Q R S Q CP G1 R Q G2 S Q CP G3 G4 时钟R－S触发器功能表 当CP为0时，触发器的状态保持不变； 当CP为1时，触发器的状态取取决于R和S，工作原理与R－S触发器相同。 1* 1* 1 1 1 1 0 0 1 1 0 1 1 0 1 0 0 1 x x 0 S R CP ф 1 1 1 1 0 1 1 0 1 0 1 1 0 0 1 ф 1 1 0 1 0 1 0 0 1 0 0 0 0 0 0 Qn+1 R S Q 时钟RS触发器状态转换真值表 描述新状态与原状态及输入信号之间的关系 描述触发器逻辑功能的逻辑函数式称为特征方程。 特征方程可由状态转换真值表得到。 时钟R－S触发器的特征方程为： 其约束条件为： Q(n+1)＝S＋RQ R?S = 0 0 Ф 1 1 1 0 0 1 0 1 1 0 ф 0 0 0 R S Qn+1 Q 激励表： 描述触发器由现态转换到确定的次态时，对输入信号的要求。 状态图： 0 1 00, 10 00, 01 RS 01 10 时序图： CP S R Q G1 R Q G2 S Q CP G3 G4 空翻的原因：门3和门4总是开启的。 1* 1* 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 1 Q0 Q0 0 0 1 1 1* 1* x x x 0 0 0 1 x x x 0 1 1 0 x x x 1 0 Q Q S R CP SD RD Q0 Q0 1 1 1 1 0 1 0 1