[工学]第4章 组合逻辑电路2.ppt

解：法一：用与非门实现 （1）根据题目要求，列出真值表： 例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警） 和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 4个2输入端与非门）实现。 （3）根据要求，将上式转换为与非表达式： b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 2、显示译码器 真值表仅适用于共阴极LED 真值表 a的卡诺图 b的卡诺图 c的卡诺图 d的卡诺图 e的卡诺图 f的卡诺图 g的卡诺图 逻辑表达式 逻辑图 2、集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 例：用七段显示译码器74LS48驱动共阴型LED数码管。 4.5.4 译码器的应用 1、用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 2、用二进制译码器实现码制变换 十进制码 8421码 十进制码 余3码 十进制码 2421码 3、数码显示电路的动态灭零 本节小结 　 状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 返回 4.6 数据选择器 4.6.1 4选1数据选择器 4.6.2 集成数据选择器 4.6.3 用数据选择器实现组合逻辑函数 4.6.1 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 逻辑图 4.6.2 集成数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 例：试用一个双4选1数据选择器74LS153接成一个8选1数据选择器。 集成8选1数据选择器74LS151 74LS151的真值表 数据选择器的扩展 本节小结 　 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 　 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 　 实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。 　 加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路等。 返回 4.4 编码器 4.4.1 二进制编码器 4.4.2 二-十进制编码器 实现编码操作的电路称为编码器。 4.4.1 二进制编码器 1、3位二进制编码器（8-3线） 输入8个互斥的信号输出3位二进制代码 真值表 １ １ １ １ ０ ０ ０ ０ ０ ０ ０ ０ １ １ ０ １ ０ ０ ０ ０ ０ ０ １ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ １ ０ ０ ０ ０ １ １ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ Y0 Y1 Y2 I7 I6 I5 I4 I3 I2 I1 I0 任何时刻只允许输入一个编码请求 其它输入取值组合不允许出现，为无关项。 4.4.1 二进制编码器 逻辑表达式 逻辑图 2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 2、集成3位二进制优先编码器 集成3位二进制优先编码器74LS148 为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和 配合可以实现多级编码器之间的优先级别的控制。 为扩展输出端，是控制标志。 ＝0表示是编码输出；