[工学]第4章VHDL语言要素.pptVIP

EDA技术 4.1 VHDL语言的数据对象 VHDL语言除了具有一定的语法规则外，还定义了可以接受不同数据类型赋值的数据对象。 常量为全局量，是指在设计描述过程中保持某一规定类型特定值不变的量。 变量为局部量，常用来存储中间数据，以便实现程序的算法。它只能在进程语句、函数语句和过程语句的结构中使用。 变量的赋值是一种理想化的数据传输，即赋值是立即生效的，不存在任何延时的行为。 信号是描述硬件系统的基本数据对象，它是电子电路内部硬件连接的抽象，可以作为设计实体中并行语句模块间的信息交流通道。 信号是一个全局量，只有定义后才能使用，通常用于在结构体、程序包和实体说明中。 4.2 VHDL数据类型 VHDL是一种强类型语言，编程时非常注重数据类型的匹配问题，要求设计实体中的数据对象必须具有确定的数据类型，并且相同数据类型的量才能进行相互传递或赋值。 4.3 VHDL语言的操作符 第4章 VHDL语言要素 用于程序中有符号数的运算，表示一个有符号二进制整数。 例如： VARIABLE DATA1,DATA2: SIGNED (3 DOWNTO 0)； DATA1=“1001”； DATA2=“0111”； 定义变量DATA1和DATA2分别为-7和7。 有符号数的最高位为符号位，其余位代表数值大小，并用补码表示。 （2）有符号（SIGNED）数据类型 第4章 VHDL语言要素 5. 用户自定义的数据类型 除了一些标准的预定义数据类型外, 用户还可以根据设计需要, 自己定义新的数据类型, 称为用户自定义的数据类型。 用户自定义数据有多种类型： ● 枚举型（ENUMERATION） ● 整数型（INTEGER） ● 数组型（ARRAY） ● 记录型（RECORD） ● 时间型（TIME） ● 实数型（REAL） 第4章 VHDL语言要素 是用文字、符号表示的一组实际的二进制数。 例如： TYPE BIT IS （‘0’，‘1’）； 定义BIT数据类型为枚举型，取值为0和1。 （1）枚举型 定义格式： TYPE 数据类型名 IS（取值1，取值2，…）； 又如： TYPE S IS （S0，S1，S2，S3）； 定义S数据类型为状态变量S0，S1，S2，S3。 这四个状态变量分别代表四种不同的状态取值，即00，01，10，11。 第4章 VHDL语言要素 数组是一组具有相同数据类型的元素组合。 数组型属于复合类型，是将相同类型的单个数据组合在一起而形成的数据类型。可以是一维数组（一个下标）和多维数组（多个下标）。 根据数组元素下标的范围是否被指定，可分为限定性数组和非限定性数组。 限定性数组下标的取值范围在数组定义时就已确定，并用整数指定，排列顺序可以由低到高(如：0 TO 7)，也可以由高到低(如：7 DOWNTO 0)。 （2）数组型 非限定性数组不具体指明下标的取值范围，当用到该数组时，再进行定义。 第4章 VHDL语言要素 限定性数组定义格式： 例如：TYPE DATA_BUS IS ARRAY(7 DOWNTO 0) OF STD_LOGIC； 定义八位数据总线DATA_BUS，下标由高到低排列。 （2）数组型 非限定性数组定义格式： TYPE 数组名 IS ARRAY（数组范围）OF 基本数据类型； TYPE 数组名 IS ARRAY(数组下标名 RANGE ) OF 基本数据类型； 例如：TYPE BIT_VECTOR IS ARRAY (NATURAL RANGE ) OF BIT； VARABLE DATA: BIT_VECTOR (1 TO 6)； 数组DATA是BIT_VECTOR的子集，其下标取值按自然数1~6排列。 第4章 VHDL语言要素 记录型是一个数组，由已定义的、不同的数据类型元素构成。 （3）记录型 定义格式： 记录型也是一种多值的数据类型。但是记录型是由多个不同类型的元素集合而成的。 TYPE 记录类型名 I