数电_07半导体存储器和可编程逻辑器件.ppt

② 可编程I/O结构 I/O ≥1 1 输入项 I … … EN 1 1 2) 寄存器输出型 寄存器输出型结构,内含触发器,适应于实现时序逻辑电路. ① 寄存器输出结构 Q ≥1 1 输入项 I … … EN 1 1 1D CLOCK EN ②带异或门的寄存器输出结构 Q ≥1 1 输入项 I … … EN 1 1 ≥1 1D =1 CLOCK EN ③ 算术运算反馈结构 A ≥1 1 输入项 B … … EN 1 1 1D =1 CLOCK EN ≥1 ≥1 ≥1 ≥1 ≥1 A A A+B A+B A+B A+B 输出 ≥1 EN 1 1 1D CLK EN ≥1 EN 1 1 1D 1 1 1 IN1 IN8 OUT1 OUT8 … … … PAL16R8 0 63 0 31 PAL的结构代码 组合型 寄存器型 类型 代码 H L P C XP S R X RP RS V 含 义 高有效输出 低有效输出 可编程输出极性 互补输出 异或门、可编程输出极性 积项共享 寄存器型输出 带异或门寄存器型输出 带可编程极性寄存器型 带积项共享寄存器型 通用型 实 例 PAL10H8 PAL10L8 PAL16P8 PAL16C1 AmPAL22XP10 PAL20S10 PAL16R8 PAL16X4 PAL16RP8 PAL20RS10 AmPAL22V10 请用PAL16L8实现2×2乘法器（输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0）。 逻辑方程为： F3=A1+A0+B1+B0 F2=A1+B1+A0B0 F2=A0+B0 F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0 2. PAL应用举例 ≥1 EN 1 1 1 1 A1 F1 PAL16L8 0 0 31 1 A0 1 B1 1 B0 F1=A1A0+B1B0+A1B1 +A0B0+A1A0B1B0 以实现F1为例 3. PAL器件的性能特点 ㈠ 逻辑功能由用户定义，用可编程方法代替常规 设计方法； ㈡ 编程容易，开发简单，简化了系统设计和布线 过程； ㈢器件密度大，可代替多片中小规模标准数字集成电路，比用常规器件节省空间； ㈣器件传输延迟小，工作频率高，有利于提高系统的工作速度； ㈤具有可编程的三态输出，管脚配置灵活，输入输出管脚数量可变； ㈥具有加密功能，有利于系统保密； ㈦采用多种工艺制造，可满足不同系统不同场合的各种需要。 7.3.3 通用阵列逻辑(GAL) GAL器件继承了PAL、PROM等器件的优点，克服了原有PAL器件的不足,是现代数字系统设计的理想器件. 1. GAL基本结构 GAL基本结构和PAL大致类似,只是在输出结构上作了重要改进. OLMC EN 1 1 11 1 1 1 1 2 9 19 … … … GAL16V8 0 63 0 31 OLMC EN 1 12 OE (12) (19) 1 1 OLMC 结构 1 0 S ≥1 =1 PT MUX ≥1 3 2 1 0 S1 S1 XOR(n) AC0 AC1(n) 3 2 1 0 S1 S0 Vcc TS MUX F MUX 1 0 S O MUX 1 EN AC0 AC1(n) C1 1D 来自 与门 阵列 来自邻 级输出 (m) Q CK OE CK OE 1 反 馈 I/O(n) 乘积项 数据选 择器 三态数据 选择器 输出数据 选择器 反馈数据选择器 AC0、AC1(n)及XOR(n)均为GAL器件片内控制字中的结构控制位。结构控制字共有82位，不同的控制内容，可使OLMC被配置成不同的功能组态。 控制字的内容是在编程时由编程器根据用户定义 的管脚及实现的函数自动写入的。 2.GAL的主要特点 ⑴ 通用性强 ⑵ 100%可编程 ⑶ 速度高,功率低 ⑷ 100%可测试 7.3.4 复杂的可编程逻辑器件（CPLD） 1. CPLD的基本结构 可编程的逻辑模块 输入/输出模块 可编程的内部连线阵列 以Lattice公司生产的ispLSI1032为例介绍CPLD具体结构 擦写栅和待擦除单元的字线上加21V的正脉冲，漏极接低电平，即可使存储单元回到写入0前的状态，完成擦除操作。 早期E2PROM芯片都需用高电压脉冲进行编程和擦写，由专用编程器来完成。 但目前绝大多数E2PROM集成芯片都在内部设置了升压电路，使擦、写、读都可在+5V电源下进行，不需要编程器。 信息擦除 （4）快闪只读存储器（Flash Memory） 快闪只读存储器是在吸收E2PROM擦写方便和EPROM结构简单、编程可靠的基础上研制出来的一种新型器件，它是采用一种类似于EPROM的单