[工程科技]数码相机_可编程逻辑入门 1.ppt

数码相机中的可编程逻辑 郭磐 guopan@ 图像获取 交互控制 图像处理 图像显示 图像存储 数码相机的组成 核心器件有哪些？ 外围器件有哪些？ 电子学系统需要实现哪些功能？ 需要一个控制中心——图像处理引擎 专为数码相机设计，集图像传感器控制器、自动白平衡、信号处理、图形压缩、存储卡控制和液晶屏显示控制等功能于一身。 追求：最终图像效果、处理速度、耗电量。。。 图像处理引擎 佳能的DIGIC 4 （DIGital Image Core） 尼康的EXPEED 2 索尼的Bionz 松下的Venus III 奥林巴斯的TruePic III 电子芯片的分类 模拟芯片、数字芯片、AD/DA芯片、混合芯片 数字芯片 专用：ASIC（Application Specific Integrated Circuit） 半定制IC/通用可编程IC 能够作为处理核心的芯片（数字芯片） 专用芯片：比如图像处理引擎 通用芯片： CPU、GPU（桌面系统、服务器、工作站） MCU、DSP、CPLD、FPGA（嵌入式） 可编程逻辑器件 CPLD（Complex Programmable Logic Device）复杂可编程逻辑器件 FPGA（Field Programmable Gate Array）现场可编程门阵列 提供了利用基本的逻辑门构建具有一定功能的逻辑器件的平台。 数字逻辑是数字电路的基础，逻辑门是数字电路的基本单元。 Start Here! 课程内容 数字逻辑基础 Verilog HDL语法简介介绍 实验电路板介绍 开发工具操作演示 实验内容安排 1. 数字逻辑基础 什么是数字信号？ 所有的数都可以用二进制表示。 0→ 0000 1 → 0001 2 → 0010 4 → 0100 10 → 1010 198→ 1100_0110 更大的数用更多的位数表示 负数可以用规定最高位代表正负来表示 -98→ 1110_0010 +98→ 0110_001010001110 MSB（Most Significant Bit） 最高有效位 LSB（Least Significant Bit） 最低有效位 1. 数字逻辑基础 什么逻辑运算？ 与、或、非，基本逻辑运算 通过组合可以构成更复杂的逻辑运算，同或、异或、与非、或非…… 同或 异或 与非 或非 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值VIH(min) 输出低电平的上限值 VOL(max) 输入和输出的高、低电平 高、低电平产生的原理 当S闭合，O = 0 V (低电平) 当S断开， O = +5 V (高电平) 理想开关的两个工作状态： 接通状态：要求阻抗越小越好，相当于短路。 断开状态：要求阻抗越大越好，相当于开路。 1. 数字逻辑基础 逻辑运算可以构成算术运算。 算术加法 0+0=0, 0+1=1, 1+0=1, 1+1=0（进位） 逻辑异或 加法→减法 ↓ 移位操作→乘法→除法 逻辑运算 + 移位操作 ►►► 所有的二进制操作 1. 数字逻辑基础 逻辑门的组合构成了组合逻辑 加入时钟信号，产生同步节拍，形成了时序逻辑 组合逻辑与时序逻辑，可以构建所有的数字电路。 CPLD/FPGA就是一个构建数字电路平台，提供了大量的基本逻辑单元、布线资源、时钟网络，因此可以构建任何一种数字电路，实现任意的数字逻辑功能。 逻辑运算 + 移位操作 ►►► 所有的二进制操作 1. 数字逻辑基础 1. 数字逻辑基础 数字电路的基本器件 D触发器（Flip-Flop）、锁存器（Latch） 多路选择器Mux 移位寄存器 计数器 加法器 2. Verilog HDL编程简介 硬件描述语言HDL（Hardware Description Language）类似于高级程序设计语言。 它是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所有的逻辑功能。 目前常用的2种HDL语言：VHDL、Verilog HDL Verilog HDL由于其句法根源出自C语言, 相对VHDL易用易学一些。 FPGA开发流程 FPGA开发流程 2. Verilog HDL编程简介 模块 模块(module)是Verilog HDL的基本单位，除了编译指令，其它所有的设计代码都必须放在一个或多个模块中 一个模块内部可以使用其它模块，称为实例。上层模块可以引用底层任意层次模块的变量，引用方法为: 实例名.[第二层实例名.]变量名 模块内部可以包含若干个“块” 2. Verilog HD