[教学计划]第三章 VHDL基础.ppt

第三章 VHDL基础 主要内容 VHDL基本语法 典型电路的VHDL描述（全加器和计数器） VHDL的典型语句（IF,CASE,进程） 3.1 VHDL基本语法 以2选1多路选择器电路为例 当s=‘0’时，y的值为 a的值，当s=‘1’时， y的值为b的值。 例3-1 ENTITY mux21a IS PORT(a,b,s: IN BIT; y: OUT BIT); END ENTITY mux21a; ARCHITECTRUE one OF mux21a IS BEGIN y=a WHEN s=‘0’ ELSE b; END ARCHITECTRUE one; 用VHDL语言描述电路 实体 （实体名） 结构体（结构体名） VHDL语言描述的任何一 个电路都必须包含实体 和结构体 实体 实体：描述电路器件外部情况 及各信号端口的基本性质 外部特性：4个信号端口 a,b,s:输入信号端口 y:输出信号端口 输入输出信号数据类型：BIT 再看例3-1对实体的描述 ENTITY mux21a IS PORT(a,b,s: IN BIT; y: OUT BIT); END ENTITY mux21a; 实体中的关键词 ENTITY （标志实体说明开始） IS （连接词） PORT （端口说明关键词） END ENTITY（标志实体说明结束） 这些词是描述实体所必须包含的词，一个电路的实体只有一种描述方式，且必须遵循实体描述的规则 在编译时，关键词不分大小写 实体名 你为设计的电路的实体取的名字 最好能标识出电路的功能 不能用纯数字或数字开头的名字为实体名 不能用中文取实体名 不能用EDA工具库中已定义好的元件名为实体名。 在保存VHDL文件时，文件名必须与实体名一致 端口信号名 任意取名，不可重复 端口信号的说明必须放在 PORT()端口说明引导语句 中，且以“；”结束 同一属性的端口信号可以并列说明，结束时要有“；”标志。 端口模式 IN 输入 OUT 输出 INOUT 输入输出双向 BUFFER 缓冲，允许反馈 BUFFER与INOUT的区别： BUFFER也允许有输入输出，但是对于输入的信号要求必须是内部产生的，即 BUFFER只可以回读内部输出的信号，不可以接收外部输入信号。 数据类型 端口的数据类型： INTEGER