可编程逻辑器件_EDA_复习试卷.pdfVIP

一、 概念 1、写出CPLD、FPGA、JTAG的英文全称。 2、有人认为CPLD 中有程序存储器，当程序下载时，原程序是存放在其中 的，这种说法对吗？若你认为不对，请修正。 3、我们实验用的大规模可编程芯片是FPGA对吗？若你认为不对，请修正。 4、图标 a b 的功能分别是： a b 5、IF THEN语句是（ ）类型语句，case when语句是（ ） 类型语句，with select语句是（ ）类型语句。 6、简述端口模式OUT和BUFFER的区别，什么情况下用BUFFER？ 7、信号赋值和变量赋值有什么区别? 8、 “ENTITY” 和 “ARCHITECTURE” 分别称为( 实体 )和( 结构 体 ), 它们分别描述的是( )和 ( )。 9、一个完整的VHDL程序，一般有（ 实体 ）、（ 结构体 ）和（程 序包，配置，库 ）组成。 10、简述一下配置语句的作用。 11、JTAG是( )技术，用于对大规模集成电路芯片进行（ ）。 12、MAX+PLUS II软件只适合于对ALTERA公司的产品进行仿真，这种说法 对吗？为什么？ 13、图标 a b 的功能分别是，a： b： 14、进程中, 语句 B=C，和D:=A分别表达什么含义? 两者有什么区别? 15、语句：TYPE m_state IS (st0,st1,st2,st3,st4,st5)； SIGNAL present_state,next_state : m_state； 分别是什么语句？在此，描述的是什么含义？ 17、component实体名 port (端口信息); end component; 这些描述什么？。 二、 试写出图1器件的实体描述。 d[0~3] y[0~6] clk ld clr 图1 三、 分析下例程序，若有语法错误请排除，正确的语句写在右边，给出设计 的结果。 程序1 … ARCHITECTURE behave OF aa IS BEGIN IF(CLKEVENTAND CLK=0) THEN Q=NOT D END IF; END behave; 程序2 （6分） … LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY XX IS PORT (A,B: IN STD_LOGIC; C, D: OUT STD_LOGIC) END XX; ARCHITECTURE XX OF behave IS BEGIN D :=(A OR B) AND (ANAND B); C :=NOT(A NAND B); END behave; 程序3 … architecture behave of aaa is SIGNAL abc，cso ：STD_LOGIC_VECTOR(1 TO 0); BEGIN Abc=a b ; c=cso(1); d=cso(0); Process(abc) Case abc is When “00”= cso := “00”;