太原理工大学2010年数字电子技术期末试卷.docVIP

太原理工大学2010年数字电子技术期末试卷.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
太原理工大学2010年数字电子技术期末试卷.doc

123华东交通大学2004 —2005学年第一学期考试卷 数字电子技术 课程 课程类别:必、限、任 闭卷(闭)、开卷(范围)( ): 题号 一 二 三 四 五 六 七 八 九 总 分 分数 评卷人 填空题(20分) 化简 (10.2)D=( )B=( )H = ( )8421BCD 若TTL逻辑门带同类逻辑门为负载,这时可能有两种情况。一种情况是负载电流从外电路流入与非门,称为 负载;另外一种情况是负载电流从与非门流向外电路,称为 负载 利用对偶原则直接写出的对偶式 某RAM有10根地址线,8根数据线,其存储容量为 已知某热电偶输出电压范围为0~0.025V(对应的温度范围为0~450℃),要求能分辨的温度为0.1℃,若要求对该电压进行A/D转换,最少需要选择( )位的A/D转换器 选择题(10分) 在( )情况下,函数运算结果是逻辑1 (A)全部输入是“1” (B) 任一输入为“1” (C)全部输入是“0” (D)任一输入为“0” 组合逻辑电路由( )组合而成 (A) 门电路 (B) 触发器 (C) 计数器 (D) 寄存器 电可擦除可编程存储器是( ) (A)EPROM (B)RAM (C)EEPROM (D)PROM JK触发器在CP脉冲作用下,欲完成的逻辑功能,输入信号应为( ) (A)J=Q K= (B)J= K= Q (C)J=K=1 (D)J= K= 1 下面几种说法正确的是( ) (A)A/D转换器中,逐次比较型A/D转换器转换速度最快 (B)时序逻辑电路的输出只与当前状态有关,与前一刻的状态无关 (C)一个触发器可以存储一位信息 (D)JK触发器不可连接成D触发器使用 简答题(18分) 用卡诺法将下列函数化简为最简“与—或”表达式。(4分) 给定组合逻辑电路的逻辑函数为,请判断该逻辑电路是否存在竞争冒险现象,如果存在,如何消除竞争冒险。(4分) 请用ROM实现逻辑函数,(4分) 下图为某一组合逻辑电路,请写出Y的逻辑函数表达式,画出真值表并分析其逻辑功能。(6分) 分析题(20分) 分析下图所示异步时序逻辑电路,要求: 写出驱动方程、状态方程并画出完整的状态表,状态图; 画出初态为000时Q2、Q1、Q0的波形图。(12分) 下图所示电路为由555定时器构成的单稳态触发器,其中、,C=1μF,VI波形如下。要求:简单的分析该电路,对应画出 、波形,并计算产生的脉宽tw。(8分) 阀值输入(6脚) 触发输入(2脚) Q (3脚) 状态 0 导 通 1 截 止 保 持 保 持 综合设计题(32分) 请用两片74LS161设计模60的计数器,其状态图如下: 0000 0000→0000 0001→0000 0010→…→0011 1010→0011 1011 74LS161的功能表如下:(10分) ET*EP CP 0 × × × 0 0 0 0 1 0 × ↑ 1 1 1 ↑ 累 加 计 数 1 1 0 × 保 持 如图所示为由八选一数据选择器实现的函数L,请写出L的逻辑函数;若用3-8译码器加少量逻辑门,如何实现?请简单的写出设计过程并画出实现电路。(10分) 74LS138的功能描述为,当时,有:,否则全部输出为1。 G Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 × × × 0 用D触发器和逻辑门电路设计一个同步五进制加1计数器,用表示状态,要求其状态图如右所示。(12分) 要求:(1)写出设计过程,可以不画出电路图 (2)检查多余状态能否自启动。 承诺:我将严格遵守考场纪律,并知道考试违纪、作弊的严重性,承担由此引起的一切后果。 专业 班级

文档评论(0)

changlipo2019 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档