[工学]第七章时序逻辑5.pptVIP

第七章 时序逻辑电路 7.1 概述 在第四章所讨论的组合逻辑电路中，任一时刻的输出信号仅取决于当时的输入信号，这是组合逻辑电路在逻辑上的重要特点。本章介绍另外一种逻辑电路——时序逻辑电路。 一、时序逻辑电路的特点 功能上 任一时刻的输出信号不仅取决于该时刻的输入信号，还与电路原来（历史）的状态有关，或者说与以前的输入有关。 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 为了说明时序电路的特点，来分析一下串行加法器。 两个多位数从低位到高位逐位相加的方式来完成加法运算。每一位（例如第i位）相加的结果不仅取决于本位的两个加数ai和bi，还与低一位是否有进位有关。 二、时序电路的一般结构形式与功能描述方法 可以用三个方程组来描述： 三、时序电路的分类 1. 同步时序电路 同步：存储电路中所有触发器的时钟使用统一的时钟脉冲控制，触发器状态的翻转都在有效脉冲到达时同时发生。 2. 异步时序电路 异步：没有统一的时钟脉冲,触发器状态的翻转由各自的有效时钟脉冲信号决定。 根据实现功能的不同，时序逻辑电路又可以分为计数器和移位寄存器、序列信号发生器等。 本章主要介绍各种计数器。 7.2 同步时序电路的分析方法 7.2.1 同步时序电路的分析方法 分析一个时序电路就是要找出给定时序电路的逻辑功能（即找出在输入信号和时钟信号CLK的作用下，电路的次态和输出。） 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程（即存储电路中每个触发器输入信号的逻辑函数式），得到整个电路的驱动方程。 ②将驱动方程代入相应触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。 分析下图所示的计数器的逻辑功能。 1个与非门，两个与门，三个JK触发器。 7.3.2 计数器 集成计数器是在基本计数器的基础上增加了一些附加电路而构成的，其功能得到了扩展。 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分：同步、异步 按计数过程中数字增减分：加、减和可逆 按计数器中的数字编码分：二进制、非二进制 按计数容量分：十进制，六十进制… 常用集成计数器芯片：74LS290、74LS90、74LS160等。 器件实例：二－五－十进制异步计数器74LS290 器件实例：74LS160同步十进制加法计数器 2. 同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。 当J=K时为T触发器。 T=0时保持； T=1时翻转。 ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器 置数法 (a)置入0000 (b)置入1001 ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态 例：用74160接成一百进制 例：用两片74160接成一百进制计数器 ②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法 例：用74160接成二十九进制 例：用74160接成二十九进制 高教出版社 《数字电子技术基础》第五版 加法器电路除了具有将两个加数和来自低位的进位位相加的功能外，还必须具有记忆功能，这样才能把本位相加后的进位结果保存起来，以备做高一位的加法时使用。 图中包括两个部分：全加器∑和由触发器组成的存储电路。 基于触发器的同步非二进制计数器的分析 常用非二进制计数器有：五进制、十进制、十二进制、二十四进制等。它们的分析方法都是相同的。 电路包括2个与门和3个JK触发器，三个触发器由同一个时钟CP控制，所以是同步计数器电路。 三个方程：驱动方程、状态方程、输出方程 五