[工学]EDA复习课件第一章.ppt

1.3.4 适配器 适配器也称结构综合器。 功能：将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。 下载是在功能仿真与时序仿真正确的前提下，将设计下载到对应的实际器件中，实现硬件设计。 1.3.5 下载器 1.4 EDA的工程设计流程 VHDL/原理图文本编辑器 VHDL综合器 FPGA/CPLD 适配器 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序、门级功能仿真 网表文件 设计输入是指将设计的系统或电路按照EDA开发软件要求的文本方式或图形方式表示出来，并送入计算机的过程。 1.4.1 设计输入 综合：由高层次描述自动转换为低层次描述的过程，是EDA技术的核心。综合是将VHDL的软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。 1.4.2 综合 综合通过后必须利用适配器将综合后的网表文件针对某一具体的目标器进行逻辑映射操作。 3. 适配 文件一：时序仿真文件，如Quartus Ⅱ的SCF文件； 文件二：适配技术报告文件； 文件三：下载文件，如用于CPLD编程的JED、POF、ISP等格式的文件；用于FPGA配置的SOF、JAM等格式的文件。 文件四：面向第三方EDA工具的输出文件，如EDIF、VHDL或Verilog HDL格式的文件； 文件五：适配错误报告等 功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。仿真过程不涉及具体器件的硬件特性，如延时特性。用于验证系统的功能。 时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为后仿真或延时仿真。用于验证系统的时序特性、系统性能。 4. 设计过程中的有关仿真 编程下载是指将编程数据发放到具体的可编程器件中去。对CPLD器件来说是将JED文件下载(Download)到CPLD器件中去，对FPGA来说是将比特流数据BG文件配置到FPGA中去。 5. 目标器件的编程下载 硬件测试是FPGA或CPLD直接用于应用系统的检测中。 6. 硬件测试 * 附带光盘，有很多的实例 * * CAD (Computer Aided Design)——工具设计、制造领域的革命 CAD的分支： CAM (Computer Aided Manufacturing) CIMS(Computer Integrated Manufacturing System) CAE (Computer Aided Engineering) CAT (Computer Aided Test) 电子CAD：CAD用于电子产品的设计、开发、制造。 * 1）手工设计阶段：全人工手段、实际电路搭试。查找、修改错误十分不便 复杂电路设计、调试十分困难。缺点突出。 2）早期电子CAD技术：可完成图形（逻辑图、版图）输入与编辑工作，可 进行几何规则检查（DRC：Design Rule Check)、电学规则检查（ERC： Electrical Rule Check)等。如：OrCAD、Tango、Protel软件。 3）电子设计自动化(EDA)技术： 整个（或绝大部分）设计过程可由计算机完成。提供各种自动综合 工具：逻辑综合、版图综合、测试综合等。主要体现在两方面： a. HDL的使用。HDL可实现从抽象的行为与功能描述到具体的内部 线路结构描述，从而可以在电子设计的各个阶段、各个层次进行 模拟验证，保证设计过程的正确性。降低设计成本，缩短周期。 b. 库（Library）的引入。EDA完成各种自动设计，源于各类库的支 持。如逻辑模拟时的模拟库、类似的综合库、版图库、测试库等。 必然趋势、高级阶段。比较成熟阶段。 4）SOC与ESDA设计技术：随着芯片集成度的提高（上亿个晶体管，