[工学]VHDL基本结构与语法.ppt

VHDL基本结构与语法 3、用户自定义的数据类型 （3）数组类型 定义语法： TYPE 数据类型名 IS ARRAY（索引范围）OF 类型名称 如 TYPE a IS ARRAY (integer 0 TO 9) OF std_logic （4）记录类型 定义语法： TYPE 记录类型名 IS RECODE 元素名：数据类型名； 元素名：数据类型名； …………………… END RECODE[（记录类型名）] IF(ql=9) THEN ql=0000; IF(qh=5) THEN qh=0000; ELSE qh=qh+1; END IF; ELSE ql=ql+1; END IF; END IF; END IF; END PROCESS; END behave; 例:试设计为一个有16个字，字长为8位的栈。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_SIGNED.ALL; ENTITY stack IS PORT(datain :IN STD_LOGIC_VECTOR(7 DOWNTO 0); push,pop,reset,clk:IN STD_LOGIC; stackfull :OUT STD_LOGIC; dataout :BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0)); END stack; ARCHITECTURE a OF stack IS TYPE arraylogic IS ARRAY (15 DOWNTO 0)OF STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL data:arraylogic; --data为一个16×8的数组 SIGNAL stackfalg:STD_LOGIC_VECTOR(15 DOWNTO 0); BEGIN stackfull=stackflag(0); PROCESS(clk,reset,pop,push) VARIABLE selfunction:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN selfunction:=pushpop; IF reset=1 THEN stackflag=(OTHERS=0); dataout=(OTHERS=0); FOR i IN 0 TO 15 LOOP data(i) END LOOP; ELSIF clkevent AND clk=1 THEN CASE selfunction IS WHEN 10= --push data(15)=datain; stackflag=1stackflag(15 DOWNTO 1); FOR i IN 0 TO 14 LOOP data(i)=data(i+1); END LOOP; WHEN 01= --pop