[计算机硬件及网络]可编程逻辑器件复习2.ppt

下载文档 降价啦

0
0
约4.85千字
约 67页
2018-02-15 发布于浙江
举报
版权申诉
保障服务

[计算机硬件及网络]可编程逻辑器件复习2.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

[计算机硬件及网络]可编程逻辑器件复习2

教材：EDA技术实用教程-VHDL版可编程逻辑器件复习第一章概述第一章概述第一章概述第一章概述第一章概述第一章概述第一章概述 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章 VHDL:第3章、第5章、第7章、第9章和第10章试题类型作业 3-4 将3-20程序的计数器改为12进制计数器，程序用例3-21的方式表述，并且将复位RST改为同步清0控制，加载信号LOAD改为异步控制方式。讨论例3-20与例3-21的异同点。 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法：组合逻辑电路的设计时序逻辑电路的设计 VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 2.VHDL的结构和语法： VHDL:第3章、第5章、第7章、第9章和第10章 3.有限状态机设计：为什么要使用状态机？ Moore型和Mealy型状态机的设计状态编码安全状态机设计怎么排除毛刺？第6章宏功能模块与IP应用什么是宏功能模块？什么是IP核？ Quartus II的MegaWizard Plug-In Manager管理器可以帮助用户建立或修改包含自定义宏功能模块变量的设计文件，然后可以在顶层设计文件中对这些文件进行例化。第8章系统优化和时序分析系统优化：资源优化和速度优化优化方法：资源优化：资源共享、逻辑优化、串行化速度优化：流水线设计、寄存器配平、关键路径法、乒乓操作法、加法树法。第11章系统仿真功能仿真时序