基于DXP的PCB设计及制作演示幻灯片.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
教学课件医学学院应用教学课件

*;*;*;*;*;*;*;*;4、给工程添加新的schematic文件(右键单击工程名,后缀名*.SchDOC);5、给工程添加新的PCB文件(右键单击工程名,后缀名*.PcbDOC);注意: 以上每个步骤执行完后应即时保存在你的文件夹中,因为各个文件在存储上均相互独立,但DXP会为它们建立内在的联系关系 当用户打开另一工作区时,当前工作区必须先被关闭,否则系统会首先提示用户保存当前工作区内任何未保存的文件 ;二、绘制原理图 开始设计Schematic之前首先应进行工程和文档设置: ProjectOptions;放置元件: 元件放置前应按下Tab键设置元件属性 在含有数字ID对象放置时,它们的标识符会自动递增,对象所做的设置会自动作为该类型的默认设置,除非右图“Permanent”被选中; 1)自动和手动连接的导线接点颜色 2)文件错误、警告颜色 设置:PreferenceSchematicCompiler;*; 选择是否让元件和导线保持电气连接而共同移动(选择“一直拖拉”);Tip: 放置导线时,按Shift+Space快捷键可循环切换导线放置模式,有以下多种模式可选: 1) 90度 2) 45度 3) 任意角度 4) 自动连线 按下Space键可以在1与2之间或3与4之间切换;Tip: 移动对象时: 1) 按Space键旋转 2) X和Y实现镜像 3) Alt键限制移动沿水平或垂直方向 改变视野: 1)V+D 适合文件(A4) 2)V+F 适合所有器件;文档右下方system按键可快速调出各类信息; 右侧Libraries按键可调出原件查找库,通过原件的英文缩写来查询元件,例: 电阻:res 电容:cap 二极管:diode 三极管:npn或pnp ;Tip: 电阻:RES1,RES2,RES3,RES4;封装属性为axial系列,AXIAL0.3-AXIAL0.7??其中0.4-0.7指电阻的长度(单位为英寸) 无极性电容:cap;封装属性为RAD-0.1到rad-0.4,瓷片电容:RAD0.1-RAD0.3,其中0.1-0.3指电容大小 电解电容:cap pol;封装属性为rb.2/.4到rb.5/1.0? 电位器:pot1,pot2;封装属性为vr-1到vr-5? 二极管:diode;封装属性为diode-0.4(小功率)diode-0.7(大功率),?其中0.4-0.7指二极管长短 三极管:NPN/PNP;常见的封装属性为to-18(普通三极管)to-22(大功率三极管)to-3(大功率达林顿管)? 石英晶体振荡器:XTAL 数码管:dpy 集成块:DIP8-DIP40,?其中8-40指有多少脚,8脚的就是DIP8??;常用库名称: 1)基本电了元器件Devices.IntLib 2)连接插头类Connectors.IntLib ;Tip: 每个元件的引脚连接的点都形成一个网络,电气相连的点形成一个共同的网络 连线上放置网络标记时应跟连线接触,光标变为红色十字准线 不同地方用同一网络标记代表电气相连 总线没有电气属性 端口放置主要用于电路文件之间的输入输出;创建原理图清单报告;三、建立PCB版图 用PCB向导创建一个新的PCB: Files(左下角)New from TemplatePCB Board Wizard; 工程已经编译且原理图没有错误,可使用Updata PCB 产生工程变更命令(Engineering Chang Orders,ECOs),然后生效并执行更改 ;PCB工作环境设置: 设置栅格、层及设计规则 右图可设置公制或英制、栅格及页面(A4)是否显示;Snape to Center 选中可确保拖拉元件时,光标设定为元件参考点; 控制在底部相应的层是否需要显示: Design管理层设置板层设置;定义板层及共同对象的显示颜色 DesignBoard LayersColors; 如果需要添加更多的层,用Layer Stack Manager添加: DesignLayer Stack Manager; 设计规则可用规则向导或直接设置: 特别可调制导线宽度(width)及电气规则(Electrical) ; 在Width下可利用Query Builder 来定制布线自定义规则(

文档评论(0)

youngyu0329 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档