集成电路设计技术与工具Ch05MOS场效应管的特性演示幻灯片.pptVIP

第五章 MOS 场效应管的特性;5.1 MOS场效应管5.1.1 MOS管伏安特性的推导;MOSFET的三个基本几何参数;MOSFET的三个基本几何参数;MOSFET的伏安特性:电容结构;非饱和时，在漏源电压Vds作用下，这些电荷Q将在?时间内通过沟道，因此有;MOSFET的伏安特性—方程推导;当Vgs-VT=Vds时，满足: Ids达到最大值Idsmax， 其值为 Vgs-VT=Vds，意味着近漏端的栅极有效控制电压Vge=Vgs-VT-Vds=Vgs-Vds-VT = Vgd-VT =0 感应电荷为0，沟道夹断，电流不会再增大，因而，这个 Idsmax 就是饱和电流。;MOSFET特性曲线;5.1.2 MOSFET电容的组成;MOS电容—SiO2和耗尽层介质电容;MOS电容—束缚电荷层厚度;4） 当Vgs增加，达到VT值，Si表面电位的下降，能级下降已达到P型衬底的费米能级与本征半导体能级差的二倍。它不仅抵消了空穴，成为本征半导体，而且在形成的反型层中，电子浓度已达到原先的空穴浓度这样的反型层就是强反型层。显然，耗尽层厚度??再增加，CSi也不再减小。这样， 就达到最小值Cmin。 最小的CSi是由最大的耗尽层厚度Xpmax计算出来的。;MOS电容—凹谷特性;MOS电容—测量;MOS电容?凹谷特性测量;5.1.3 MOS电容的计算;Cg、Cd的值还与所加的电压有关: 1）若VgsVT，沟道未建立，MOS管漏源沟道不通。 MOS电容 C = Cox，但C 对Cd无贡献。 Cg = Cgs + Cox Cd = Cdb 2）若VgsVT，沟道建立，MOS管导通。MOS电容是变化的，呈凹谷状，从Cox下降到最低点，又回到Cox。这时，MOS电容C对Cg，Cd都有贡献，它们的分配取决于MOS管的工作状态。;MOS电容的计算;MOS电容的计算(续);MOS电容的计算(续);深亚微米CMOS IC工艺的寄生电容(数据);;5.2 MOSFET的阈值电压VT;VT的组成;1. Us 的计算;2. Vox的计算;VT的理想计算公式;5.3 MOSFET的体效应;图5.7 某一CMOS工艺条件下，NMOS阈值电压随源极-衬底电压的变化曲线;5.4 MOSFET的温度特性;5.5 MOSFET的噪声;MOSFET的噪声(续);闪烁噪声(flicker noise，1/f -noise)的形成机理： 沟道处SiO2与Si界面上电子的充放电而引起。 闪烁噪声的等效电压值可表达为 K2是一个系数，典型值为3?1024V2F/Hz。 因为 ??1，所以闪烁噪声被称之为1/f 噪声。 电路设计时，增加栅长W，可降低闪烁噪声。 ;两点重要说明： 1. 有源器件的噪声特性对于小信号放大器和振荡器等模拟电路的设计是至关重要的； 2. 所有FET(MOSFET, MESFET等)的1/f 噪声都高出相应的BJT的1/f 噪声约10倍。这一特征在考虑振荡器电路方案时必须要给予重视。;5.6 MOSFET尺寸按比例缩小(Scaling-down);MOSFET尺寸缩小对器件性能的影响;结论1：L ? ? Ids ? tox? ? Ids ? L? + tox? ? Ids ? ? 减小L和tox引起MOSFET的电流控制能力提高 结论2：W? ? Ids? ? P? 减小W引起MOSFET的电流控制能力和输出功率减小 结论3：( L? + tox?+W?)?Ids=C ? AMOS? 同时减小L，tox和W， 可保持Ids不变，但导致 器件占用面积减小，电路集成度提高。 总结论：缩小MOSFET尺寸是VLSI发展的总趋势！;减小L引起的问题： L??Vds=C ? (Ech?，Vdsmax?) 即在Vds?Vdsmax=VDD不变的情况下，减小L将导致击穿电压降低。 解决方案：减小L的同时降低电源电压VDD。 降低电源电压的关键：降低开启电压VT ;栅长、阈值电压、与电源电压; VT的功能与降低VT的措施 VT的功能： 1) 在栅极下面的Si区域中形成反型层； 2) 克服 SiO2介质上的压降。 降低VT的措施： 1) 降低衬底中的杂质浓度，采用高电阻率的衬底; 2) 减小SiO2介质的厚度 tox。 (两项措施都是工艺方面的问题);MOSFET的跨导gm和输出电导gds; MOSFET的动态特性和尺寸缩小的影响;MOSF