微机硬件原理五.pptVIP

5.1 处理器总线 5.2 IA-32微处理器的工作状态 5.3 处理器时序 5.4 系统总线;5.1 处理器总线;5.2 IA-32微处理器的工作状态; ? 暂停状态（Halt State）：指处理器自身成功地执行一条HLT指令后所进入的一种低功耗状态，在此状态期间，处理器内部时钟停止。 ? 停止允许状态（Stop Grant State）：当处理器识别到来自外部逻辑的一次有效的STPCLK信号后进入的一种低功耗状态，在此状态期间，处理器内部时钟停止。 ? 停止允许窥探状态（Stop Grant Snoop State）：当处理器处在暂停状态或停止允许状态时，若系统逻辑启动一次针对Cache的查询周期，导致处理器进入的另一种低功耗工作状态。 ; ? 睡眠状态（S1eep State）：该状态仅适应第六代处理器，当处理器处于停止允许状态时，如果引脚有效，则处理器进入另一种低功耗状态。 ? 停止时钟状态（Stop Clock State）或称为深度睡眠状态（Deep Sleep State）：当第五代以前的处理器处于停止允许状态或第六代处理器处于睡眠状态时，若使系统总线时钟BCLK停止，则导致处理器进入的一种系统最低功耗状态。;5.3 处理器时序; 执行一条指令所需要的时间称为指令周期（Instruction Cycle）。 指令周期又分为一个个总线周期。每当CPU要从存储器或I／O端口，读写一个字节（或字）就是一个总线周期（Bus Cycle）。 每个总线周期通常包含4个T状态（Tstate），即图5-6中的T1、T2、T3、T4，每个T状态是8086中处理动作的最小单位，它就是时钟周期（Clock Cycle）。;5.3.2 Pentium处理器时序 从80386开始，这些时钟状态有Ti、T1、T2、T12、T2P和TD。;5.4 系统总线;1．总线的分类 根据总线所处的位置不同，总线可分为： （1）片内总线 它位于微处理器芯片的内部，用于算术逻辑单元ALU与各种寄存器或其它功能单元之间的相互连接。 （2）片总线（又称元件级总线或局部总线） 它是一台单板计算机或一个插件板的板内总线，用于各芯片之间的连接。; （3）内总线（又称为微型计算机总线或板级总线，一般称为系统总线） 它用于微型计算机系统各插件板之间的连接，是微型机系统的最重要的一种总线。一般谈到微型机总线，指的就是这种总??。 （4）外总线（又称通信总线） 它用于系统之间的连接，如微机系统之间，微机系统与仪器、仪表或其它设备之间的连接。; 总线大体可以分成以下几种主要类型： （1）地址总线 它们是微型计算机用来传送地址的信号线。地址线的数目决定了直接寻址的范围。 （2）数据总线 它们是传送数据和代码的总线，一般为双向信号线，即既可输入也可输出。数据总线也采用三态逻辑。 ; （3）控制总线 传送控制信号的总线，用来实现命令、状态传送、中断、直接存储器传送的请求与控制信号传送，以及提供系统使用的时钟和复位信号等。 根据不同的使用条件，控制总线有的为单向、有的为双向，有的为三态，有的为非三态。 （4）电源和地线 它们决定了总线使用的电源种类及地线分布和用法。 （5）备用线 留作功能扩充和用户的特殊要求使用。;2．总线的操作过程 系统总线上的数据传输是在主控模块的控制下进行的，主控模块是有控制总线能力的模块，例如CPU、DMA控制器。总线从属模块则没有控制总线的能力，它可以对总线上传来的信号进行地址译码，并且接收和执行总线主控模块的命令信号。总线完成一次数据传输周期，一般分为四个阶段。 （1）申请阶段 （2）寻址阶段 （3）传输阶段 （4）结束阶段 ;3．总线的数据传输方式 主控模块和从属模块之间的数据传送有以下几种传输方式： （1）同步式传输 此方式用“系统时钟”作为控制数据传送的时间标准。主设备与从设备进行一次传送所需的时间（称为传输周期或总线周期）是固定的，其中每一步骤的起止时刻，也都有严格的规定，都以系统时钟来统一步伐。 同步传输动作简单，但要解决各种速率的模块的时间匹配。当把一个慢速设备连接至同步系统上，就要求降低时钟速率来迁就此慢速设备。; （2）异步式传输 异步式传输采用“应答式”传输技术。用“请求（Request，REQ）”和“应答（Acknowledge，ACK）”两条信号线来协调传输过程，而不依赖于公共时钟信号。它可以根据模块的速率自动调整响应的时间，接口任何类型的外围设备，都不需要考虑该设备的速度，从而避免同步式传输的上述缺点。; （3）半同步式传输 此种方式是前两种方式的折中。从总体