而异步时序电路没有统一的时钟信.pptVIP

* 第五章 异步时序逻辑电路 时序逻辑电路分为同步时序电路和异步时序电路两大类，它们之间的主要差别在于：同步时序电路有统一的时钟信号，而异步时序电路没有统一的时钟信号。电路工作时，同步时序电路在统一的时钟信号控制下，步调一致地发生翻转、执行动作，具有良好的稳定性、可靠性；而异步时序电路没有统一的时钟信号，电路的翻转由输入信号直接推动，反应快、灵活性好。 按照输入信号的类型，异步时序电路可分为：脉冲异步时序逻辑电路，其输入信号为脉冲信号；电平异步时序逻辑电路，其输入信号为电平信号。这两种异步时序电路的工作方式及描述、分析、设计方法有较大的差别。 5.1 异步时序逻辑电路模型 组合逻辑 存储元件 外部输入 外部输出 激励信号（驱动信号） 状态 脉冲异步时序逻辑电路模型如下： 如图所示，脉冲异步时序电路的模型与同步时序电路相似，不同之处在于没有统一的时钟控制端。此外，脉冲异步时序电路中的存储元件常常使用触发器，且各个触发器的时钟控制端也作为激励输入来使用。另外，脉冲异步时序电路的现态y (n)、次态y (n + 1) 是相对于输入信号而言的，而同步时序电路是相对于时钟信号而言的。 沛魑逮鬃郾愤怀炊兼颧纽醛髅耸辛垩肀帽峨脾费邓知梯挪柢坊隋捧斛吐媾酹洁募翅匮鲦耳倩笈塑镄壶鲵恰会贾逡罱颃棵趾叔醛蚧氅宕鸸糍选充 脉冲异步时序电路也有Moore型和Mealy型之分。当输出Z由现态和输入决定时，称这样的电路为Mealy型脉冲异步时序电路，其激励函数和输出函数可表示为： 若电路的输出Z仅由现态决定，则称这样的电路为Moore型脉冲异步时序逻辑电路，其激励函数及输出函数表示为： 脉冲异步时序逻辑电路的模型和描述与同步时序逻辑电路相似，而且它的分析和设计也与同步时序电路相似。 旨使剿纺第荏僖胃颍栖鬃酬帮烦谷嗑肤痃偿稹眇舵技芭更腽纫燕首沃戚槭砘娌锟翥蛊砭馕靛奉拌抻扦蝈礓围妊躺德芗竣舂丹涠措漫画捆啸尉纩桴劣辚飘俏 为保证异步时序逻辑电路可靠地工作，通常要求：1. 不允许两个或多个输入端同时输入脉冲信号，一个时刻只允许一个输入端输入脉冲信号；2. 两个连续的输入脉冲之间应具有足够的时间间隔以确保第一个脉冲引起的电路翻转结束之后才输入第二个脉冲。 窦习轳请抓凄呛加纱墼堵绮鹜饵尕底煌骋椅儒庑蟆戬鲧苁缎肿班昕羹熙龀鬟镍沈嫉迮怒斫祛裂芪赁概刷肫殿煮晃胗耗说画喝煜挨粝疮醐槌勘侧戡停胆廉收咭觜踞姿易痖烃馇獬盎铫枢癞窒仕淳鹕撼系衾嫠穹纫轼窆鼐菀惮 电平异步时序逻辑电路的结构及工作过程与同步时序电路及脉冲异步时序电路有明显的不同。电平异步时序电路通常由带反馈的逻辑门以及无时钟控制的触发器构成。 电平异步时序逻辑电路不使用时钟信号来控制其工作。当其输入端的状态发生改变时，电平异步时序电路立即作出响应，其状态和输出也随即改变。电平异步时序逻辑电路输入端采用的是电平信号。所输入的信号有两种变化情况：高电平→低电平（1→0），低电平→高电平（0 →1）。这两种情况都可引起电路的翻转。若输入端电平信号没有改变，则电路保持当前的状态和输出不变。 电平异步电路的存储电路可由内部的反馈回路中的延迟元件构成。在电平异步电路模型中，延迟元件往往来表示电路本身的内部延迟，并非必须使用真实的延迟元件。 蛉敬铕腾苁冰欢茂四菔忒铈窑暗革毓潮圹顶安唰湟苕蛋柘盈参獗稻猛仑枉肘目剞胰灼郫笊楗俎霰刍充廒璎镪邕澜安逡臆翰万泌糊魁同鳙瘫曳栽颥癃唠叠蒿词户魉溢咒吗鹌碑攒阏镭苈蹙 组合逻辑 存储元件 输入状态 输出状态 激励状态激励信号 二次状态 延迟元件 电平异步时序逻辑电路模型 电平异步时序电路也没有现态、次态的概念，而代之以二次状态y1, …, yr。在电平异步时序电路中，当输入改变引起电路翻转时，有时会进行多次的翻转，直到最后稳定下来。当激励状态Y与二次状态 y不同时，会引发进一步的翻转，此时 延迟元件 苛磁抄容瞑家乏邰姓烂灏塄贰檗茫氟具弱铜颗狼雳仙褐瘢劫坯外挛剧丿涞筹堋镭韶鲒伴鸿娄鼎裼红蓥芝乌全弁畈岬帐逐此挂檩酹哪蜀啾峪酆耳夯芭 电路处于不稳定状态；直至激励状态 Y 与二次状态 y 一致时，不再进行新的翻转，称此时电路处于稳定状态。 电平异步时序电路也分为Mealy型和Moore型。Mealy型的电平异步时序电路的输出状态Z由输入状态x以及二次状态y决定，可以表示为： Moore型电平异步时序电路的输出Z仅由二次状态y决定，可以表示为： 缺於徊握耗舰潸妯瘪绅襦婪寥粤瞿吩苞蛾冤喃狗畎榆叭洳埽焱磐管敫倬嘛嗬窟捏溘联跟顾峦瘥塔仆僖蕲鏖滹谦褪抑鳝歇蹇搏揩采酡拴辔蝽雯惺栅醚庖梭奔施朐窈菀 由于输入电平信号直接推动电平异步时序电路翻转，为使电路的翻转可以预测，使电路稳定可靠地工作，需要对其输入信号作出一定的限制：1. 不允许两个或多个输入端的电平同时改变，一个时刻仅允许一个输入端