[工学]精品课件_第9章 组合逻辑电路.ppt

1. TTL集成电路 （2）集电极开路的TTL与非门（OC门） （3）三态门 1. CMOS门电路 （1） 最小项 设有 n 个变量，它们组成的与项中每个变量或以原变量或以反变量形式出现一次，且仅出现一次，此与项称之为 n 个变量的最小项。对于 n 个变量就可构成 2n个最小项，分别记为 mn； 其中下标值 n：当各最小项变量按一定顺序排好后，用 1 代替其中的原变量， 0 代替其中的反变量，便得一个二进制数，该二进制数的等值十进制即为 n的值。 逻辑函数被表达成一系列乘积项之和，则称之为“与或”表达式。 如果构成函数的“与或”表达式中每一个乘积项(与项)均为最小项时，则这种表达式称之为最小项标准式，且这种表示是唯一的。 （2） 卡诺图 F1 = AC + ABC + BC 将函数化为标准式，即： F1 = ABC + ABC + ABC + ABC + ABC = m1 + m4 + m5 + m6 + m7 = ∑m (1,4,5,6,7) F1的卡诺图如下： 例： m0 m1 m4 m5 A BC 00 01 0 1 m3 m2 m7 m6 11 10 1 1 1 1 1 第2页 也可以按逻辑函数式中“与、或”的几何含义直接把函数标注到卡诺图上。 例： F2 = ABC + AC + BC m0 m1 m4 m5 A BC 00 01 0 1 m3 m2 m7 m6 11 10 1 1 1 1 1 第2页 用卡诺图化简逻辑函数的基本原理 2个小方格相邻时，可以合并为一项，同时消去一个互非的变量；4个小方格组成一个大方块，或组成一行（列），或在相邻两行（列）的两端，或处于四角时，可以合并为一项，同时消去两个互非的变量；8个小方格组成一个长方形，或处于两边的两行（两列），可合并为一项，同时消去三个互非的变量；如果逻辑变量为5个或5个以上时，在用卡诺图化简时，合并的小方格应组成正方形或长方形，同时满足相邻原则（不一定是几何上的相邻）。 ① 根据变量的数目，画出函数的卡诺图； 合并最小项的规律： 化简的步骤： ② 合并最小项，即把可以合并的最小项用卡诺圈圈起来； ③ 按每个圈作为一个乘积项，将各乘积项相加，写出化简后的 与或表达式。 第2页 例： 化简 F1=?m(1,3,4,5,9,11,12,13,14,15) 第一步：将函数F1表示在卡诺图中； 第二步：选择出必要极大圈，注意卡诺圈只能圈住相邻的最小项为2n，即相邻2个方格；4个方格；8个方格；16个方格…… 第2页 AB CD 00 01 00 01 11 10 11 10 0 1 1 1 1 0 0 0 1 1 0 1 1 1 1 0 函数式中含有的最小项用“1”标在对应的方格内，其它方格标“0”。 第三步：消去卡诺圈内互非的变量，写出化简后的与或表达式。 即： F1=BC+AB+CD+BD 第2页 例： 化简 F2=?m(1,2,3,4,5,7,14,15) AB CD 00 01 00 01 11 10 11 10 0 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 F2=ABC+AD+ABC+ABC 由卡诺图化简后可得： 例： A BC 00 01 0 1 11 10 1 1 1 1 可得： F3=A 这三个2个方格的卡诺圈各消去一个互非的变量D。 4个方格的卡诺圈消去两个互非的变量B和C。 F3=ABC+AB+ABC+ABC 4.带有约束项的逻辑函数的化简 如果一个有n个变量的逻辑函数，它的最小项数为2n个，但在实际应用中可能仅用一部分，另外一部分禁止出现或者出现后对电路的逻辑状态无影响，我们称这部分最小项为无关最小项（也称为约束项），用d表示。 由于无关最小项对最终的逻辑结果无影响，因此在化简的过程中，可以根据化简的需要将这些约束项看作1或者0。约束项在卡诺图中填写时用×表示。 用卡诺图化简逻辑函数 ： F =∑m（1，3，5，7，9）+∑d（10，11，12，13，14，15） 例： × × 1 × × × × 1 1 1 1 可得： F=D AB CD 00 01 11 10 00 01 11 10 利用约束项化简的过程中，尽量不要将不需要的约束项也画入圈内，否则得不到函数的最简形式。 第2页 练习 1.F＝ AB+AB · (C+D) · E 化简下列逻辑函数式 2.F = AB + AC + B