时序逻辑电路的设计课件演示.ppt

* （3）求出电路的驱动方程 将上述状态方程与JK触发器的特性方程相比较得： 同步时序电路设计 * （4）根据得到的驱动方程画出逻辑图。 同步时序电路设计 CP FF2 ＆ ＆ ＆ 1J 1K C1 Q2 Q2 FF1 1J 1K C1 Q1 Q1 Q0 Q0 FF0 1J 1K C1 * （5）检查电路能否自启动。 同步时序电路设计 Q2Q1Q0 001 000 010 011 110 100 101 111为无效状态，根据卡诺图化简可知，111的下一个状态为000，回到有效循环，故所设计的时序电路能自启动。 111 * 例：设计一“011”序列检测器，每当X输入011码时，对应最后一个1，电路输出Y为1。 解： 2.画出状态转换图和状态转换表 输入端X： 串行随机信号 输出端Y： 当X出现011序列时，Y=1；否则Y=0 同步时序电路设计 S0状态：已输入1个0 S1状态：已输入01 S2状态：已输入011 S3状态：已输入3个1 S0/0 1/ 0/ 0/ 0/ 1/ 0/ 1/ 1/ X/ S/Y S1/0 S2/1 S3/0 1. 状态定义 * 同步时序电路设计 状态编码 00 01 10 11 S0 S1 S2 S3 2. 列出状态真值表 S0/0 1/ 0/ 0/ 0/ 1/ 0/ 1/ 1/ S1/0 S2/1 S3/0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1　 1 1 X Q1n Q0n Q1n+1Q0n+1 Y 01 11 10 00 0 1 X Q1nQ0n 1 0 1 1 0 0 0 0 Q1n+1 01 11 10 00 0 1 X Q1nQ0n 1 1 0 1 0 0 0 0 Q0n+1 01 11 10 00 0 1 X Q1nQ0n 0 0 0 1 0 0 0 1 Y 3. 求触发器的状态方程和输出函数 * ? 触发器类型： 选JK触发器 同步时序电路设计 4. 求触发器的驱动方程 根据 得 5. 画逻辑电路图 * 常用时序逻辑电路模块 寄存器 序列信号发生器 计数器 * 寄存器 寄存器用于寄存一组二值代码，广泛地用于数字系统和数字计算机中。 寄存器一般用D触发器构成。 寄存器主要分并行寄存器和移位寄存器 两种。 一、什么是寄存器？ 二、 寄存器的构成 三、寄存器的分类 * 并行寄存器 一、具有清零功能的4位并行输入并行输出寄存器： 0 →1 →0 →0 →0 →0 1 0 1 1 →1 →0 →1 →1 只有CP脉冲的上升沿到来后，数据才能存入寄存器。 * 寄存器与锁存器 74HC175D寄存器的逻辑符号与功能表 74HC573D锁存器的逻辑符号与功能表 * 一、右移寄存器 （1）用D触发器（也可用JK触发器） （2）驱动方程 D0=DIR D1=Q0 D2=Q1 D3=Q2 （3）逻辑电路图 1D C1 FF0 1D C1 FF1 1D C1 FF2 1D C1 FF3 Q1 Q2 Q3 Q0 CP DIR 移位寄存器 串行数据 输入端 * （4）动作特点 设移位寄存器的初始状态Q0Q1Q2Q3=0101，DIR的输入为1。 移位寄存器 0 1 0 1 Q1 Q2 DIR Q3 Q0 1 1 0 1 0 1 溢出 在CP脉冲作用下，数据右移一位。 * （5）工作波形 设移位寄存器的初始状态Q0Q1Q2Q3=0000，DIR的输入代码为1011，请画出各触发器输出端在移位过程中的波形。 移位寄存器 t t t Q0 Q1 Q2 Q3 0 0 0 0 t 0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 1 DIR CP 0 t 0 t 1 1 0 1 * 8位移位寄存器74HC164 * 8位移位寄存器74HC164 * 二、左移寄存器 （1）用D触发器； （2）驱动方程 D0=Q1 D1=Q2 D2=Q3 D3=DIL （3）逻辑图 移位寄存器 DIL Q0 FF0 Q1 FF1 Q2 FF2 Q3 C1 1D CP C1 1D C1 1D C1 1D FF3 串行数据输入端 * 三、多功能寄存器（并行置数、左移、右移、保持） （1）用D触发器 ； （2）增加两根控制信号S1、S0，用以控制寄存器的功能： S1