SoCFPGA中的硬件加速-英特尔FPGA和SoC.PDFVIP

下载本文档

11
0
约6.46千字
约 4页
2018-10-01 发布于天津
举报
版权申诉

SoCFPGA中的硬件加速-英特尔FPGA和SoC.PDF

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

SoCFPGA中的硬件加速-英特尔FPGA和SoC

体系结构摘录 SoC FPGA 中的硬件加速引言在一个器件中集成处理器和FPGA 的一个主要优点是能够把关键功能卸载到FPGA 中，从而提升了系统性能。快速连续的传送数据是实现性能提升的关键因素。ARM处理器和FPGA逻辑与高速片内互联总线相集成，提高了性能，结合实现连续性的加速器连续端口，使得能够在目前的基于SoC FPGA的系统中实现这一切。这一体系结构摘录介绍了含有ARM Cortex-A9处理器、非常通用的加速器连续端口的Altera SoC FPGA的优点，它适合很多应用的加速工作。 /socarchitecture 的在线视频“处理器至FPGA 互联”重点介绍了本体系结构摘要中的关键内容。硬件加速和高速缓存一致性集成处理器和FPGA 系统的一个主要优点是能够在FPGA 逻辑中加速需要大量计算的功能，从而提升了系统性能。可以通过在FPGA 逻辑中进行加速——从循环冗余校验(CRC)计算到卸载整个TCP/IP 堆栈，从而卸载处理器。当基于FPGA 的加速器有新结果时，它需要尽快将其传递回处理器，因此，处理器可以马上更新收到的数据。基于ARM Cortex-A9 处理器的SoC FPGA 含有名为加速器连续端口(ACP)的特性。通过ACP ，基于 FPGA 的硬件加速器产生的新数据通过低延时直接连接，被直接传送至处理器的L2 高速缓存(图 1) 。这一操作不仅快，而且保持了连续性。 1 Altera Cyclone V SoC FPGA(ACP)ACP ID FPGA FPGA HPS HPS FPGA HPS FPGA 1 - 6 32-, 64- 128- 32-, 64- 128- 32- AXI AXI AXI FPGA FPGA--HPS HPS--FPGA Bridge HPS--FPGA 32- 64- 64- 32- L4, 32- AXI AXI AXI AXI L3 MPU (NIC-301) ARM Cortex-A9 32- MPCore AHB CPU0 CPU1 DAP 64