奈米超低介电常数晶片搭配铜柱凸块之细间距球闸阵列封装应力.PDF

組別:■實作組□設計組 理工學院機械工程學系專題競賽論文 28 奈米超低介電常數晶片搭配銅柱凸塊之細間奈米超低介電常數晶片搭配銅柱凸塊之細間 奈米超低介電常數晶片搭配銅柱凸塊之細間奈米超低介電常數晶片搭配銅柱凸塊之細間 距球閘陣列封裝應力分析與翹曲最小化研究距球閘陣列封裝應力分析與翹曲最小化研究 距球閘陣列封裝應力分析與翹曲最小化研究距球閘陣列封裝應力分析與翹曲最小化研究 Minimization of Stress and Warpage in 28 nm ELK FC FBGA with Cu Pillar Bump 專題學生：吳維軒 指導老師：古運宏 摘要摘要 摘要摘要 本研究主要以28 nm晶圓搭配銅柱凸塊 (Cu Pillar Bump)之覆晶封裝為試驗載具，探討覆晶細間 距球閘陣列封裝 (Flip chip, fine pitch ball grid array, FC FBGA)在高低溫循環負載下之應力與翹 曲最小化問題。以環氧樹酯 (Epoxy molding compound, EMC) 、基板的材料性質以及防焊層開 口 (Solder resist opening, SRO)之設計值為參數。利用有限元素法(FEM)進行分析參數變化，對 覆晶細間距球閘陣列封裝內部 ELK層與銅柱凸塊應力以及構裝體翹曲之影響。研究結果顯示 防焊層開口設計值無法同時改善ELK層與銅柱凸塊的應力。選用熱膨脹係數越低的環氧樹酯 材料可有效降低ELK層與銅柱凸塊的應力。選擇 Substrate 3的基板材料能同時降低 ELK層與銅 柱凸塊的應力以及構裝體之翹曲。 關鍵字：超低介電常數、銅柱凸塊、覆晶細間距球閘陣列、應力、翹曲。 1. 前言前言 點技術由過去的 90奈米演進至目前的28 奈米，導致覆晶封 前言前言 半導體技術由以往的微米製程進展到現今的奈米 裝面臨凸塊間距持續縮小的問題，Zhang 等人[2]提到最有希 (Nano meter)製程，晶圓尺寸從過去的吋發展至今日6 望解決此問題的方式就是以用銅柱凸塊取代錫凸塊，但也 證實銅柱凸塊在 Cu/low K 結構比錫凸塊所產生的應力高出 的 12 吋。隨著科技的快速進步， IC 內部元件密度越 約20-30% 。研究也發現採用較小的PI (Polyimide)開口尺寸 來越高，結構變的複雜且脆弱，為使電子元件在使用 和厚度越大與高度較低的凸塊可有效減少 Cu/low K界面的 的環境下，具備足夠的機械強度並受到適當的保護， 應力。 Chen [3] 以有限元素分析法分析無鉛凸塊(Lead free 必須藉由封裝的技術將它們構裝起來。電子封裝是將 solder bump) ，分析結果證實以較低的底膠充填高度與小圓 IC與其它相關之電子元件整合起