天津大学第一讲数字集成电路质量评价演示幻灯片.pptVIP

TJU. ASIC Center---Arnold Shi 数字设计的质量评价 集成电路的成本 1 功能性和稳定性 2 性能（performance） 3 功耗和能耗 4 晶圆（ Silicon Wafer ） Single die Wafer 一个集成电路常称为Die 芯片成品率 α 取决于制造工艺的复杂性的参数，大约为3 单位面积缺陷率典型为0.5~1 个/平方厘米 芯片成本与芯片面积的四次方成正比 集成电路的成本 固定成本：设计等 可变成本：部件、封装、测试等 数字设计的质量评价 集成电路的成本 1 功能性和稳定性 2 性能（performance） 3 功耗和能耗 4 功能性和稳定性 功能性稳定性 电压传输特性 噪声容限 再生性 方向性 扇入和扇出 理想的数字门 抗噪声能力 电压传输特性 V(x) V(y) f V(y) V(x) 表示了输出电压与输入电压的关系 VOH = f (VIL) VIL VIH V(y)=V(x) 开关阈值电压 VM VOL = f (VIH) 逻辑电平映射到电压范围 V(x) V(y) 斜率= -1 斜率= -1 VOH VOL VIL VIH 1 0 不确定区 VOH VOL VIL VIH 可接受的高电平和低电平区域分别由VIH和VIL电平来界定，代表了VTC曲线上增益为-1的点 电容耦合举例 Crosstalk vs. Technology 0.16m CMOS 0.12m CMOS 0.35m CMOS 0.25m CMOS Pulsed Signal 黑线 quiet 红线 pulsed Glitches strength vs technology 噪声容限 不确定区 1 0 VOH VIL VOL VIH NMH NML NMH = VOH - VIH NML = VIL - VOL 噪声容限越大越好，但仍不够 … Gnd VDD VDD Gnd 为了使电路稳定性强，应该使“0””1”的区间尽可能大 低电平噪声容限NML 高电平噪声容限NMH 再生性 v0 v1 v2 v3 v4 v5 v6 v0 v2 v1 再生性保证一个受干扰的信号通过若干个逻辑级后逐渐收敛回到某个额定电平 -1 1 3 5 0 2 4 6 8 10 t (nsec) V (volts) 具有再生性的条件 v1 = f(v0) ? v1 = finv(v2) v0 v1 v2 v3 v4 v5 v6 v0 v1 v2 v3 f(v) finv(v) 具有再生性 v0 v1 v2 v3 f(v) finv(v) 不具有再生性 要具有再生性, VTC应当具有一个增益绝对值大于1的过渡区。 该过渡区以两个增益小于1的有效区域为边界。 Directivity(方向性) 门的方向性要求是单向的: changes in an output level should not appear at any unchanging input of the same circuit In real circuits full directivity is an illusion (e.g., due to capacitive coupling between inputs and outputs) 例如: output impedance of the driver and input impedance of the receiver ideally, the output impedance of the driver should be zero input impedance of the receiver should be infinity TJIC 数字集成电路 天津大学电子科学与技术系 史再峰 shizaifeng@tju.edu.cn 选用教材 数字集成电路—电路系统与设计（第二版） 电子工业出版社,Jan M.Rabey等， 周润德翻译 ISBN 7-121-00383-X /TN.030 TN431.2 定价68.00，蔚蓝49.00 定价58.00，亚马逊46.40 参考资料 Neil H. E.Weste Kamram. Eshraghian:第二版《Principles of CMOS VLSI Design》，Addison Wesley. Second Edition. Digital Integrated circuits A Design Perspective Jan M.Rabey著 ，PRENTICE HALL 清华大学出版社影印版 《REUSE METHODOLOGY MANUAL FOR SYSTEM -ON-A-CHIP DESIGNS