[工程科技]第4章maxplus.ppt

　课后必须多练习！ Max+Plus II 的简介（What？） MAX+PLUS II（Multiple Array and Programming Logic User System）开发工具是美国Altera公司的自行设计的一种EDA软件工具。是全集成化可编程逻辑设计软件。 它的界面友好，使用便捷，在线帮助完备，被誉为业内最易学易用的EDA软件。 支持原理图、VHDL和Verilog语言文本文件等格式的文件作为设计输入，并支持这些文件的任意混合设计。它具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。 使用MAX+PLUS II进行设计的常用名词解释： 使用MAX+PLUS II进行设计包括四个阶段： 建立一个新设计输入文件，这里我们先采用原理图方式Graphic Editor file (*.gdf)来进行设计输入，这是最方便，最直观的逻辑输入方法生成一个新图形文件。 生成一个新图形文件 图形编辑器窗口 输入 Altera 图元 选择工具按钮有效时，在图形编辑器窗口的空白处单击鼠标左键以确定输入位置，然后选择Enter Symbol，或双击鼠标左键。 将出现一个Enter Symbol 对话框，在symbol Libraries框中 选择 “..\maxplus2\max2lib\prim” 。 所有的Altera 图元以列表方式显示出来，选择您想输入的图元，然后选择 OK。 说明： 常用器件（图元符号）prim库（与门-and2,and3..；与非门-nand2,..；或门-or2,or3..,异或门-xor,非门-not；D触发器-dff, dffe带有使能端；JK触发器-jkff..；T触发器-tff;输入-input;输出-output等）。 mf库(三态门-btri等; 74 系列符号库：74ls161-74161;74ls290-74290;.. 依次对应)。 注意：在设计时三态门只能用在器件的输出部分，逻辑电路的内部不要使用三态门，这是由器件结构所决定的。 连线 如果需要连接两个端口，将您的鼠标移到其中一个端口，则鼠标自动变为 ‘+’形状。 一直按住鼠标的左键并将鼠标拖到第二个端口。 放开左键 ，则一条连接线被画好了。 如果您需要删除一根连接线，单击这根连接线并按 Del 键。 保存您的文件 指定项目名称 创建缺省（Default）符号 打开编译器窗口 打开编译器窗口： 在 MAX+PLUS II 菜单内选择Compiler 项。则出现编译器窗口，如上图所示。 选择 Start即可开始编译， MAX+PLUS II 编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个 Altera 器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件。 但是，在开始编译前，我们还必须设定一些别的选项 。 选择一个器件： 首先，您需要为项目指定一个器件系列，然后，您可以自己选择某个具体的器件，也可以让编译器在该器件系列内自动选择最适合您的项目的器件。 确定器件系列： 管脚分配 Altera 推荐让编译器自动为您的项目进行管脚分配。 但如果用户必须自己分配管脚，请按以下步骤进行: 设置定时要求（可以不设） 您可以对整个项目设定全局定时要求，如：传播延时,时钟到输出的延时,建立时间和时钟频率。 对于FLEX 8000, FLEX 10K and FLEX 6000 系列器件，定时要求的设置将会影响项目的编译。 按如下步骤设置定时要求： 启动定时分析工具 编译完成后,您可以利用定时分析器来分析您的项目的性能。定时分析器提供了三种分析模式： 传播延迟分析 在 Analysis菜单中选择Delay Matrix项。 选择 Start。则定时分析器立即开始分析您的项目并计算项目中每对连接的节点之间的最大和最小传播延迟。 建立和保持时间分析 在 Analysis菜单中选择 Set/Hold Matrix项。 选择 Start 开始进行建立/保持时间分析。 至此，一个设计已经全部完成，你可以在设计目录下找到生成的编程文件*.pof，要将它实现需要对已选择的器件进行编程，最方便又廉价的方法是用Altera ByteBlaster下载电缆将编程文件.pof从电脑的并行口直接写入器件。 打开编程器窗口 首先确认编程器硬件已安装好。然后按如下步骤打开编程器窗口： 在 MAX+PLUS II 菜单中选择 Programmer 项。编程器窗口如下图所示。 利用 Altera 编程器对 MAX 和 EPROM 系列器件进行编程 1. 在 Option 菜单内选择Hardware S