[工学]2。3计算机原理与微机05.ppt

微型机原理与应用 课程回顾 1.指令周期、总线周期、时钟周期的概念 2.说明下列管脚的意义： AD15~AD0 、 AD19~AD16/S6~S3、 M/IO#、RD#、WR#、READY、BHE#、 INTR、INTA#、NMI、 ALE、DEN#、DT/R#、 MN/MX# 第二章 80X86微处理器的结构 2.1 8086微处理器的内部结构 2.2 8086的引脚及功能 2.3 8086系统组成及时序 2.4 高性能微处理器 2.3 8086系统组成及时序 主要内容 8086的工作模式 8086的基本时序 2.3 8086系统组成及时序 8086的工作模式 最小模式（MN/MX#接高电平） 最大模式（MN/MX#接低电平） 2.3 8086系统组成及时序 工作模式 最小模式： MN/MX#接高电平。 系统中只有8086一个微处理器。 系统中所有总线控制信号都直接由8086产生。 整个系统的控制线路简单。 2.3 8086系统组成及时序 工作模式 最大模式： MN/MX#接地。 系统中含有两个或两个以上的微处理器。除CPU外，还可以有数值运算协处理器8087和输入输出协处理器 8089。 系统控制信号不是由8086直接产生，而是通过与8086配合的总线控制器8288产生。 2.3 8086系统组成及时序 工作模式－最小模式： 2.3 8086系统组成及时序 工作模式－最小模式： 组成： 8086CPU 时钟发生器8284 地址锁存器 总线收发器 2.3 8086系统组成及时序 工作模式－最小模式： 时钟发生器8284 为系统提供时钟信号。 提供准备好（READY）信号 提供系统复位(RESET)信号。 2.3 8086系统组成及时序 工作模式－最小模式： 2.3 8086系统组成及时序 工作模式－最小模式： 地址锁存器 作用： 锁存地址／数据总线(AD15～AD0)和地址／状态总线(A19/S6～A16/S3)中的地址信息以及BHE#信息。 2.3 8086系统组成及时序 工作模式－最小模式： 地址锁存器 因为8086采用了引脚分时复用技术，地址／数据总线(AD15～AD0)和地址／状态总线(A19/S6～A16/S3)中的地址信息以及BHE#信息仅在总线周期的开始出现，必须由锁存器锁存使其在整个总线周期内保持不变。 2.3 8086系统组成及时序 工作模式－最小模式： 地址锁存器 常用锁存器：74LS273、74LS373、Intel 8282/8283等。 当ALE信号有效时，8086输出的地址被打入锁存器并直接送至其输出端，形成系统地址总线。 2.3 8086系统组成及时序 工作模式－最小模式： 2.3 8086系统组成及时序 工作模式－最小模式： 总线收发器 作用： 对AD15～AD0上的数据进行缓冲和驱动，形成系统数据总线，并控制数据传送的方向。 常用的总线收发器： 74LS245、Intel 8287/8286。 输出允许信号端由8086送出的DEN#信号控制，方向控制端由DT/R#控制。 2.3 8086系统组成及时序 工作模式－最小模式： 2.3 8086系统组成及时序 工作模式-最大模式： 2.3 8086系统组成及时序 工作模式－最大模式： 总线控制器8288 作用：根据8086CPU在执行指令时送来的状态信号，在时钟发生器的CLK信号控制下，译码产生时序性的各种总线控制和命令信号，同时提高控制总线的驱动能力。 2.3 8086系统组成及时序 工作模式－最大模式： 总线控制器8288的内部结构 2.3 8086系统组成及时序 工作模式－最大模式： 总线控制器8288的内部结构 控制逻辑和控制信号发生器：根据8288的工作模式、控制输入信号及时钟，生成一些控制信号，如DEN，DT/R、ALE等； 状态译码器和命令信号发生器：根据CPU的总线操作状态S2、S1、S0，产生系统总线上的命令信号，形成系统命令总线。 2.3 8086系统组成及时序 基本读写时序 8086最小模式下的读时序 组成： 4个T周期T1～T4（基本总线周期） T3～T4间可以插入若干TW。 2.3 8086系统组成及时序 基本读写时序 8086最小模式下的读时序 2.3 8086系统组成及时序 基本读写时序--最小模式下的读时序 M/IO#：在整个读周期保持有效，当进行存储器读操作时，为高电平；当进行I/O端口读操作时，为低电平。 A19/S6～A16/S3：在T1期间，输出CPU要读取的存储单元或I/O端口的地址高4位，T2～T4期间输出状态信息S6～S3。 BHE#/S7：在T