[工学]数字电路第6章.ppt

(2) 用74LS169 实现模 6 加、减计数器。由74LS169 为同步置数，最大计数值N=16, 因此，加计数时预置值=N-M=16-6=10=(1010)2，减计数时预置值=M-1=6-1=5=(0101) 2。其状态表分别如表 6 - 20(c), (d)所示， 逻辑图如图6 - 40(c), (d)所示。 表 6 – 20 例 11 状态表 图 6 – 40 例 11 模 6 计数器 6.4 寄存器与移位寄存器 6.4.1 寄存器 1. 锁存器 锁存器是由电平触发器完成的，N个电平触发器的时钟端连在一起，在CP作用下能接受N位二进制信息。 图 6 – 41 四位锁存器的逻辑图 2. 基本寄存器 通常所说的寄存器均为基本寄存器。图6-42是中规模集成四位寄存器 74LS175的逻辑图，其功能表如表6- 21所示。 图 6 – 42 74LS175 表 6 – 21 功能表 当时钟脉冲CP为上升沿时，数码D0~D3可并行输入到寄存器中去，因此是单拍式。四位数码Q0~Q3并行输出， 故该寄存器又可称为并行输入、并行输出寄存器。Cr为0， 则四位数码寄存器异步清零。CP为0，Cr为1，寄存器保存数码不变。若要扩大寄存器位数，可将多片器件进行级联。 有的寄存器是利用Rd, Sd端，而将输入激励端作为它用， 图 6 - 43即是采用Rd, Sd寄存数据的电路。其中，图(a)是双拍式，图(b)是单拍式。 图 6 – 43 利用Rd, Sd组成寄存器 6.4.2 移位寄存器 移位寄存器的设计比较容易，因为它的状态要受移位功能的限制。如原态为 010，当它右移时，其次态只有两种可能，当移进1 时，则次态为 101；如移进 0，则次态为001。不可能有其它的次态出现，否则就失去移位功能。以 3 位右移为例，输入信号用ＳR表示。则状态迁移可用方程表示如下： 用D触发器组成时，由于Qn+1=D，故D0=SR，D1=Qn0,D2=Qn1，按此方程连接电路如图 6 - 44(a)所示。 如用JK触发器实现，由于其特征方程为 ， 故将移位方程作如下变化 图 6 – 44 三位右移寄存器 (a)D触发器实现；(b) JK触发器实现如要组成左移 如要组成左移则 图 6 – 45 三位左移寄存器 (a) D触发器实现； (b) JK触发器实现 将左、右移三位寄存器结合在一起，加上控制信号X，就可组成双向移位寄存器，X=1左移，X=0右移。 以D触发器为例，其激励函数为 图 6 – 46 三位双向移位寄存器 6.4.3 集成移位寄存器功能分析及其应用 1. 典型移位寄存器介绍 74LS194 是一种典型的中规模集成移位寄存器。它是由 4 个RS触发器和一些门电路所构成的 4 位双向移位寄存器。其逻辑图及符号图如图 6 - 47 所示，功能表如表 6 - 22 所示。 图 6 – 27 74LS90 计数器 1. 异步集成计数器 74LS90 表 6-12 状态迁移表 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 CP1 表 6 – 13 状态迁移表 0 0 0 0 0 0