[工学]数字通信原理与技术 第三版 王兴亮 第5章课件.ppt

5.1　准同步数字体系(PDH) 5.1.1　数字复接的概念和方法　　图5－1是数字复接系统的方框图。从图中可见,数字复接设备包括数字复接器和数字分接器。数字复接器是把两个以上的低速数字信号合并成一个高速数字信号的设备;数字分接器是把高速数字信号分解成相应的低速数字信号的设备。一般把两者做成一个设备,简称数字复接器。　　数字复接器由定时单元、码速调整单元和同步复接单元组成;分接器由同步、定时、分接和支路码速恢复单元组成。 　　在数字复接器中,复接单元输入端上各支路信号必须是同步的,即数字信号的频率与相位完全是确定的关系。只要使各支路数字脉冲变窄,将相位调整到合适位置,并按照一定的帧结构排列起来,即可实现数字合路复接功能。如果复接器输入端的各支路信号与本机定时信号是同步的,称为同步复接器。如果不是同步的,则称为异步复接器。如果输入支路数字信号与本机定时信号标称速率相同,但实际上有一个很小的容差,这种复接器称为准同步复接器。 图5－1　数字复接系统方框图 　　在图5－1中,码速调整单元的作用是把各准同步的输入支路的数字信号的频率和相位进行必要调整,形成与本机定时信号完全同步的数字信号。若输入信号是同步的,那么只需调整相位。　　复接的定时单元受内部时钟或外部时钟控制,产生复接需要的各种定时控制信号;调整单元及同步复接单元受定时单元控制,合路数字信号和相应的时钟同时送给分接器。分接器的定时单元受合路时钟控制,因此它的工作节拍与复接器定时单元同步。　　分接器定时单元产生的各种控制信号与复接器定时单元产生的各种控制信号是类似的;同步单元从合路信号中提出帧定时信号,用它再去控制分接器定时单元。同步分接单元受分接定时单元控制,把合路分解为支路数字信号。受分接器定时单元控制的恢复单元把分解出的数字信号恢复出来。 5.1.2　同步复接与异步复接　　1.同步复接　　同步复接由一个高稳定的主时钟来控制被复接的几个低次群,使这几个低次速的数码率统一在主时钟的频率上,可直接复接。同步复接方法的缺点是一旦主时钟发生故障,相关的通信系统将全部中断,所以它只限于局部地区使用。 　　2.异步复接　　异步复接中使用码速调整。码速调整技术可分为正码速调整、正/负码速调整和正/零/负码速调整三种。其中,正码速调整应用最为普遍。正码速调整的含义是使调整以后的速率比任一支路可能出现的最高速率还要高。例如,二次群码速调整后每一支路速率均为2112kb/s,而一次群调整前的速率在2048kb/s上下波动,但总不会超过2112kb/s。　　根据支路码速的具体变化情况,适当地在各支路插入一些调整码元,使其瞬时码速都达到2112kb/s(这个速率还包括帧同步、业务联络、控制等码元),这是正码速调整的任务。码速恢复过程则把因调整速率而插入的调整码元及帧同步码元等去掉,恢复出原来的支路码流。 　　正码速调整的具体实施,总是按规定的帧结构进行。例如PCM二次群异步复接时就是按图5－2所示的帧结构实现的,图5－2(a)是复接前各支路进行码速调整的帧结构,其长为212bit,共分成4组,每组都是53个比特,第1组的前3个比特F11、F12、F13用于帧同步和管理控制,后3组的第一个比特C11、C12、C13作为码速调整控制比特,第4组第2比特V1作为码速调整比特。具体做的时候,在第1组的末了进行是否需要调整的判决(即比相),若需要调整,则在C11、C12、C13位置上插入3个“1”码,V1仅仅作为速率调整比特,不带任何信息,故其值可为“1”,也可为“0”;若不需调整,则在C11、C12、C13位置上插入3个“0”码,V1位置仍传送信码。 图5－2　异步复接二次群帧结构 　　那么,是根据什么来判断需要调整或不需要调整?这个问题可用图5－3来说明,输入缓存器的支路信码是由时钟频率2048kHz写入的,而从缓存器读出信码的时钟是由复接设备提供的,其值为2112kHz,由于写入慢、读出快,在某个时刻就会把缓存器读空。 图5－3　正码速调整原理 　　通过图5－3中的比较器可以做到缓存器快要读空时发出一指令,命令2112kHz时钟停读一次,使缓存器中的存储量增加,而这一次停读就相当于使图5－2(a)的V1比特位置没有置入信码而只是一位作为码速调整的比特。图5－2(a)帧结构的意义就是每212bit比相一次,即作一次是否需要调整的判决。判决结果需要停读,V1就是调整比特;不需要停读,V1就仍然是信码。这样一来就把在2048kb/s上下波动的支路码流都变成同步的2112kb/s码流。 　　在复接器中,每个支路都要经过正码速的调整。由于各支路的读出时钟都是由复接器提供的同一时钟2112kHz,因此经过这样调整,就使4个支路的瞬时数码率都相同,即均为2112