[信息与通信]VerilogHDL语法基础.ppt

第一部分 课程简介 目的： 简单介绍Verilog HDL语言和仿真工具 介绍课程内容 介绍学习方法 关于Verilog HDL语言的主要内容 主要包括： Verilog 的应用 Verilog 语言的组成部件 结构级的建模与仿真 行为级的建模与仿真 延迟参数的表示 Verilog 的测试平台： 怎样产生激励信号和控制信号 输出响应的产生、记录和验证 任务和函数 用户定义的元器件（primitives） 可综合风格的Verilog 建模 关于Verilog仿真工具的主要内容 内容主要包括： 如何对所做的设计进行编译和仿真 如何使用元器件库 如何用ModelSim命令行界面调试代码 如何用图形用户界面（GUI） 延迟的计算和标记 仿真性能建模 循环多次仿真 第二部分：Verilog 的应用 目的: 了解用HDL语言设计数字逻辑的优点 了解Verilog 主要应用领域 了解Verilog 的发展历史 了解电路系统的不同层次的Verilog抽象 Verilog 的应用 Verilog HDL是一种用于数字逻辑电路设计的语言: - 用Verilog HDL描述的电路设计就是该电路 的 Verilog HDL模型。 - Verilog HDL 既是一种行为描述的语言，也 是一种结构描述的语言。 也就是说，既可以用电路的功能描述也可以用元器件和它们之间的