例子说明.docVIP

例子说明 下面清单中，最前面的标号是指设计在整体例子中的排列顺序；“例*-*”是为了方便读者阅读，它与设计在书中的标号相同；“EX5-*”是为了方便读者查看本配套资源中的例子而另外加入的。 第二章 数字电路不同描述方法的EDA实现 1、例2-3 用QUARTUSⅡ原理图输入设计方式设计例2-1中的半加器 2、例2-4 用QUARTUSⅡ原理图输入设计方式设计例2-2中的全加器 3、例2-5 用VHDL硬件描述语言设计一个两输入或门 4、例2-6 用VHDL硬件描述语言设计一个两输入异或门 5、例2-7 用VHDL硬件描述语言重新设计例2-1中的半加器 6、例2-9 用QUARTUSⅡ文本输入设计方式设计例2-2中的全加器 第三章 组合逻辑电路 7、例3-5 采用QuartusⅡ软件分析图3-4所示电路的逻辑功能 8、例3-6 采用QuartusⅡ软件分析图3-5所示电路的逻辑功能 9、例3-7 采用QuartusⅡ软件分析图3-10所示电路的逻辑功能。图中D08～D01和D18～D11为两位十进制数的8421BCD码，输出为二进制数。写出输出二进制数与输入8421BCD码之间的关系表达式 10、例3-10 采用VHDL语言设计方法重新设计例3-8 11、例3-11 采用VHDL语言设计方法重新设计例3-9 12、例3-12 用并行信号赋值语句设计与门、或非门电路 13、例3-13 用顺序信号赋值语句设计与门、或非门电路 14、例3-14 用顺序信号赋值语句多源驱动举例 15、例3-16 用CASE语句设计一个2输入异或门电路 16、例3-17 不完整IF语句举例 17、例3-18 完整IF语句举例 18、例3-19 用IF语句设计4-2线优先编码器 19、例3-20 条件信号赋值语句执行优先顺序举例 20、例3-21 用条件信号赋值语句设计4-2线优先编码器 21、例3-22 用IF语句和CASE语句设计2-4线译码器 22、例3-23 用WITH-SELECT语句设计一个8421BCD七段LED显示译码器 23、例3-24 用IF语句设计地址译码器 24、例3-25 设计一个4选一数据选择器 25、例3-26 用VHDL语言设计一个三态门 26、例3-27 设计一个1位四通道三态总线驱动器 27、例3-28 设计一个数据双向传输电路 时序逻辑电路 28、例4-4 画出如图4-7所示电路中输出的VO1、VO2波形 29、例4-5 利用QuartusⅡ开发平台分析例4-3中的时序电路 30、例4-12 设计一个高电平触发的钟控D触发器 31、例4-13 设计一个上升沿触发的D触发器 32、例4-14 设计一个带同步置位端的上升沿触发的D触发器 33、例4-15 设计一个带异步置位端的上升沿触发的D触发器 34、例4-16 设计一个带异步置/复位端的上升沿触发的D触发器 35、例4-17 用IF语句设计一个四位串行输入串行输出的移位寄存器 36、例4-18 采用FOR--LOOP语句设计一个4位串入/串出移位寄存器 37、例4-19 采用元件例化语句设计一个4位的串入、串出移位寄存器 38、例4-20 用FOR--GENERATE生成语句设计一个4位的串入、串出移位寄存器 39、例4-21 设计一个M10加法计数器 40、例4-22 设计一个M10减法计数器 41、例4-23 设计一个M10可逆计数器 42、例4-24 设计一个分频系数分别为2（21）、4（22）和8（23）的分频器 43、例4-25 设计一个分频系数是6的分频器 44、例4-26 设计一占空比为1∶3的6分频电路 45、例4-27 设计一个占空比为1∶2的3分频电路 46、例4-28 设计一个占空比为1∶1的3分频电路 47、例4-29 设计一个基于ROM的乘法电路 第五章 状态机设计 48、EX5-1 常用方法设计的格雷码计数器 49、EX5-2 采用状态位直接输出型编码设计的格雷码计数器 50、EX5-3 基于VHDL语言的序列信号检测器设计 51、EX5-4 基于VHDL语言的A/D采样控制器设计 52、EX5-5 基于VHDL语言的自动交通控制系统的设计 第六章 交通灯控制电路的设计 53、例6-1 设计一个能把4MHz的晶体振荡器输出信号转换成占空比为50%，频率为1Hz的系统时钟的分频电路 54、例6-3 设计交通灯状态产生电路 55、例6-4 设计交通灯控制信号产生电路 56、例6-5 设计一个交通灯控制电路 57、定制rom 第七章 基于现场可编程阵列的信号产生器的设计 58、例1 设计一个相位累加器DAC7611